Устройство для измерения частот появления групп команд Советский патент 1988 года по МПК G06F11/28 

(Sf I

Изобретение относится к вычислительной технике и может быть использовано для оптимизации системы команд ЭВМ с целью сокращения объема занимаемой памяти и времени выполнения программ.

Цель изобретения - расширение области применения устройства путем обеспечения возможности измерения частоты появления одного и того же сочетания следующих одна за другой команд для последующего определения целесообразности создания одной команды, способной заменить эту группу (последовательность).

На фиг. 1 и 2 приведена структурая схема устройства для измерения астот групп команд.

Устройство содержит счетчик 1 ад pecaj элементы ИЛИ 2- 4, элементы 5 и 6 задержки,.триггер 7, блок 8 буферной памяти, блок 9 формирования группы команд и элемент , И 10,

Блок 8 буферной памяти содержит ешифратор 11, элемент И 12, группу элементов ИЛИ IS, N запоминающих ячеек (гд N - количество анализируемых групп команд)j каждая из которых вклю чает регистр 14, группы элементов 15 и.165 элемент И 17р элемент ИЛИ- 18j, счетчик 19 импульсов, и схему 20 сравнения.

Кроме того, устройство содержит входы 21 и 22, тактовьй вход 23, вход 24.чтенияJ вход 25 начальной .установки , вход 26 признака конца считыва- выход 27 готовности и выход 28 результата

Блок 9 формирования группы команд (фиг,2) содержит регистр 29, счетчик 30,-дешифратор 31, схему 32 сравнения элемент И 33, элемент 34 задерж- ки М ячеек кодов команд (где М количество командJ входящих в анализируемую группу), каждая из которых включает (кроме М-й ячейки) регрютр 35 команды, группу элементов ИЛИ 36,, группы элементов И 37 и 38j М-я ячейка содержит регистр 35 команды и группу элементов И 37, информационные входы 39 и 40, тактовый вход 41j вход 42 начальной установки, информационный выход 43 и выход 44,

Устройство работает следующим образом

Первоначально на вход 25 устройства поступает сигнал, который обнуляет содержимое регистров 14 и счетчи

0

5

0

5

0

0

5

0

5

ков 19 всех ячеек блока 8, через элемент ИЛИ 4 обнуляет счетчик 1 адреса, через элемент ИЛИ 3 сбрасывает триггер 7 и через вход 42 блока 9 обнуляет содержимое счетчика 30 и регистров 35 команд всех ячеек блока 9 На единичном выходе триггера 7 устанавливается низкий потенциал, который через выход 27 устройства сигнализирует ЭВМ о готовности устройства к анализу команд программы,

Бысокий потенциал с инверсного выхода триггера 7 поступает на входы элементов И 15 группы каждой ячейки, разрешая запись информации в блок 8 Код, установленный на группе выходов счетчика 1 адреса (нулевой), поступает на дешифратор 11 блока 8, на со- ответствующем выходе которого (первом) устанавливается высокий циал, который поступает на входы элементов И 15 группы соответствующей ячейки (первой) блока 8, разрешая тем самым запись в данную ячейку,

С информационного входа 22 устройства в регистр 29 блока 9 поступает код количества команд, образующих исследуемую группу команд.программы (группа, в общем случае, состоит из одной и более команд). Этот код поступает на вход дешифратора 31, на соответствующем выходе которого устанавливается высокий потенциал, который поступает на первые входы элементов И 37 группы соответствующей ячейки блока 9 разрешая запись очередного кода команды в данную ячейку В случае неравенства кодов, ,находящихся на регистре 29 и счетчи- ;ке 30 блока 9 (а в начале так и будет)э низкий потенциал с первого .выхода схемы 32 сравнения запрещает прохождение тактовых сигналов через элемент И 10 устройства в блок 8, а высокий потенциал с второго выхода схемы 32 сравнения блока 9 разрешает поступление этих сигналов через элемент И 33 на счетньш вход счетчика 30 блока 9.

Устройство готово к работе, Рабо та устройства в режиме анализа,ког манд программы и записи этой информации в блок 8 состоит из двух этапов. На первом этапе осуществляется формирование первой из возможных комбинаций (групп) команде Это происходит следующим образом На в.ход 21

устройства поступают коды команд исследуемой программы, которые сопровождаются тактовыми сигналами, поступающими на вход 23 устройства По первому тактовому сигналу (для всех i-x - ячеек, i 2, м) осуществляется перепись информации, содержащейся в регистре 35 команды i-й ячейки через группу элементов И 38 и группу элементов ИЛИ 36 в регистр 35 команды (i-1)-й ячейки (аналогичные действия выполняются при поступлении последующих тактовых сигналов).

Одновременно тактовый сигнал через открытый элемент И 33 поступает на счетный вход счетчика 30 и увеличивает его содержимое на единицу Через время, достаточное для переписи информации из i-x в (i-l)-e регистры 35 команд (,М), .с выхода элемента ЗА задержки поступает сигнал, по которому очередной код команды через соответствующую группу элементов И 37 (предварительно открытую высоким потенциалом с соответствующего, выхода дешифратора 31) и группу элементов ИЛИ 36 заносится в соответствующий регистр 35 команды (аналогичные действия выполняются при поступлении последующих тактовых сигналов). На данном этапе (такте) информация с группы информационных выходов 43 блока 9 присутствует на информационном входе блока 8, но в ячейки памяти блока 8 не записьша- ётся, так как тактовый сигнал, появляющийся на выходе элемента 6 задержки через время, достаточное для занесения информации в соответствую- щую ячейку кода команд блока 9, не подается на тактовый вход блока 8, .поскольку элемент И 10 закрыт.

Описанные действия повторяются до тех пор, пока код, сформированньш в счетчике 30 блока 9.при поступлении тактовых сигналов, не станет равным коду, хранящемуся в регистре 29 блока 9 При этом низким потенциалом с второго выхода схемы 32 сравнения блокируется - изменение состояния счетчика 30, и высоким потенциалом с первого выхода разрешается поступление тактовых сигналов на тактовый вход блока 8.

На втором этапе работы устройства в режиме анализа команд программы осуществляется запись этой информации в блок 8. Это.происходит следующим образом.

На первую группу информационных входов схемы 20 сравнения каждой ячейки поступает код с информационного выхода блока 9, на вторую группу информа1Д1Онных входов схемы 20 сравнения каждой ячейки блока 8 посQ тупает код, хранящийся в данный момент времени на регистре 14 соответ.- ствующей ячейки блока 8. Возможны два случая.

В случае, если ни -в одном регист5 Рб 1 ячеек блока 8 не содержится кода, соответствующего коду группы команд (а при первой записи так и будет), все схемы 20 сравнения при поступлении управляющего сигнала выра0 батывают на втором выходе сигнал несравнения . Тогда на выходе элемента И 12 блока 8 формируется сигнал, который поступает на второй вход элемента И 17 и третьи входы элементов

5 И 15 первой группы всех ячеек блока 8. По этому сигналу информация с информационного выхода блока 9 через соответствующую первую группу элемен- тов И 15 переписывается в регистр 14

0 ячейки блока 8, в которую дешифратором 11 блока 8 разрешена запись (в начале работы в первую ячейку). Этот же сигнал, пройдя через соответствующие элемент И 17 и элемент

(- ИЛИ 18, заносит в счетчик 19 данной ячейки (первой) блока 8 единицу. Сигнал с выхода элемента И 12 блока 8 поступает на вход первого, элемента 5 задержки Сигнал, формируемый на- выходе первого элемента 5 задержки, пройдя через элемент ИЛИ.. 2, увеличивает содержимое счетчика 1 адреса на единицу. Тем самым определяется смежная ячейка блока 8 для записи инфорг

5 мации при возникновении ситуации, аналогичной описанной

В случае, если в регистре 14 одной из ячеек блока 8 к моменту вы0 дачи сигнала с выхода элемента И 10 хранится код группы команд, записанный ранее, то с приходом сигнала на тактовый вход схем 20 сравнения . только соответствующая схема 20 срав5 нения выработает на первом выходе

сигнал сравнения, который через соответствующий элемент ИЛИ 8 увеличит содержимое соответствующего счетчика 19 на единицуо

0

В момент окончания работы по анализу исследуемой программы в блоке 8 будет храниться информация, содер жащая коды групп команд и частоты их использо вания в программе.

Считывание содержимого блока 8 осуществляется следующим образом, ЭВМ вырабатывает сигнал, который поступает на вход 24 устройства. Этот сигнал устанавливает в единичное состояние триггер 7, на единичном выходе которого устанавливается высо кий потенциал, который через выход 27 устройства выдается в ЭВМ, сигна лизируя о готовности устройства к работе в режиме чтения. Высокий потенциал с единичного триггера 7 поступает на вторые входы элементов И 16

При необходимости изменения количества команд в группе, соответствующей код количества команд заносится в регистр 29 блока 9,, После начальной установки работа устройства происходит описанным образом.

Формула изобретения

Устройство для измерения частот появления групп команд, содержащее счетчик адреса, три элемента ИЛИ, два элемента задержки, триггер и блок буферной памяти, причем выход признака наличия информации блока буферной памяти через первый элемент задержки соединен с первым входом первого элемента ИЛИ, выход которого соединен

Изобретение относится к вычислительной технике и может быть использовано для оптимизации системы команд ЭВМ с целью сокращения обьема занимаемой памяти и времени выполнения программ Целью изобретения является расширение области применения устройства за счет измерения частоты поя вления одного сочетания следующих одна за другой команд для последующего определения целесообразности создания одной команды, способной заменить эту группу команд. Устройство для измерения частот появления команд содержит счетчик 1 адреса,три элемента ИЛИ 2, 3 и 4, элемент И 10 и триггер 7, блок 8 буферной памяти и блок 9 формирования.групп команд для формирования групп команд заданного размера и выдачи этой информации в блок буферной памяти, 2 ил. i (Л СП О О) tN9

второй группы всех ячеек блока 8,раз- 20 со счетным входом счетчика адреса,

решая тем самым считывание информации из блока 8. Одновременно управляющий сигнал, поступающий на вход 24 устройства, через третий элемент ИЛИ 4 устанавливает в нулевое состоя .ние счетчик I адреса Появляющийся высокий потенциал на соответствующем выходе дешифратора I1 блока 8 (первом), поступая на первые входы элементов И 16 второй группы соответст- вугощей ячейки блока 8 (первой), разрешает считывание информации, хранящейся в данной ячейке (содержимого регистра 14 и счетчика 19) блока 8 Эта информация через группу 13 эле ментов ИЛИ блока 8 поступает на группу информационных выходов 28 устройства. На вход 26 устройства из ЭВМ начинают поступать сигналы с частотой, обеспечивающей считьшание инфор мации из одной ячейки блока В. Каждый такой сигнал через элемент ИЛИ 3 увеличивает содержимое счетчика 1 адреса, тем самым разрешая считыва

50

ние информации из смежной ячейки бло- 45 считьшания устройства соединен с вторым входом первого элемента ИЛИ, тактовый вход устройства соединен с входом второго элемента задержки, о т - лича ющ ее с я тем, что, с целью расширения области применения устройства путем обеспечения возможности измерения частоты появления одних и тех же сочетаний групп команд, в него введены элемент И и блок eg формирования группы команд, содержащий дешифратор, счетчик, схему сравнения, элемент И, элемент задержки, регистр, М ячеек команд (где М - максимальное количество команд, входяка а. После считывания информации из последней ячейки блока 8 очередной сигнал, поступивший на вход 26 устройства, :Обнуляет счетчик 1 адреса, и импульс сквозного переноса поступает с выхода переполнения счетчика 1 адреса через элемент- ИЛИ 2 на вход установки в нулевое состояние триггера 7. На единичном выходе триггера 7. появляется нулевой потенциал, который запрещает считывание информации. Одновременно он поступает через выход 27 устройства в ЭВМ, сигнализируя об .окончании режима чтения.

5 О 0

5

информационньй выход счетчика адреса соединен с адресным входом блока буферной памяти, информационный выход которого является выходом результата работы устройства, вход чтения устройства соединен с единичным входом триггера и с первым входом второго элема1 та ИЛИ, вход начальной установки устройства соединен с в.торым входом второго элемента ИЛИ, с первым входом третьего элемента ИЛИ и с входом сброса блока буферной памяти, выход второго элемента ИЛИ соединен с входом начальной установки счетчика адреса, выход переполнения которого соединен с вторым входом третьего элемента ИЛИ, выход третьего элемента ИЛИ соединен с нулевым входом триггера, инверсный выход которого соединен с входом записи блока буферной памяти, единичный выход триггера является выходом готовности устройства и соединен с входом чтения блока буферной памяти, вход признака конца

щих в анализируемую группу), а каждая ячейка, кроме М-й, содержит регистр команд, группу элементов ИЛИ, две группы элементов И, М-я ячейка содержит регистр команд и группу элементов И, причем информационный вход кода команд устройства соединен с первыми входами элементов И первой группы каждой ячейки команд блока формирования группы команд, тактовый вход устройства соединен с первым входом элемента И блока формирования группы команд, с первыми входами элементов -И второй группы 1-й ячейки

1, (М-1), блока формикоманд, где i рования группы команд и через элемент задержки - с вторыми входами элементов И первой группы каждой ячейки команд блока формирования группы команд, выход второго элемент задержки соединен с первым входом элемента И, информационный вход устройства соединен с информационным входом регистра блока формирования группы команд, вход начальной установки устройства соединен с входами обнуления счетчика и регистров команд всех ячеек команд блока формирования группы команд, информационный выход регистра соединен с входом дешифратора и первым входом схемы сравнения блока формирования группы команд, информационный выход счетчика соединен с вторым входом схемы сравнения блока формирования группы команд, выходы равенства и неравенства схемы сравнения соедине 1ы соответственно с вторым входом элемента И

5

0

5

0

5

блока формирования группы команд и с вторым входом элемента И устройства, выход которого соединен с тактовым входом блока буферной памяти,выход элемента И блока формирования группы, команд соединен со счетным входом счетчика блока формирования группы команд, К-й выход дешифратора, где ,М, соединен с третьими входами элементов И первой группы i-й ячейки команд блока формирования группы команд, выходы элементов И первой группы i-й ячейки команд соединены с первыми входами элементов ИЛИ группы i-й ячейки блока формирования группы команд, информационный . выход регистра команд J-й ячейки команд, где ,M, блока формирования группы команд соединен с информационным входом блока буферной памяти и с вторыми входами элементов И второй группы (J-I)-й ячейки команд блока формирования группы команд, информационный выход регистра первой ячейки, соединен с информационным входом блока буферной памяти, выходы элементов И второй группы i-й ячейки команд соединены с вторыми входами элементов ИЛИ группы i-й ячейки команд, выходы элементов ИЛИ группы i-й ячейки команд соединены с информационными входами регистра команд i-й ячейки команд блока формирования группы команд, выходы элементов И группы М-й ячейки команд соединены с информационными входами регистра команд М-й ячейки команд блока формирования группы команд.

39

W lf2