Резервированное запоминающее устройство Советский патент 2006 года по МПК G11C29/24 

Похожие патенты SU1409048A1

название год авторы номер документа
Резервированное запоминающее устройство 1987
  • Шастин Вадим Александрович
  • Клепиков Игорь Иванович
  • Петровский Валерий Петрович
SU1510012A1
Резервированное запоминающее устройство 1982
  • Шастин Вадим Александрович
  • Петровский Валерий Петрович
  • Обухов Юрий Петрович
SU1080217A1
Резервированное запоминающее устройство 1986
  • Шастин В.А.
  • Клепиков И.И.
  • Петровский В.П.
SU1358637A1
РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО 1986
  • Шастин В.А.
  • Клепиков И.И.
  • Петровский В.П.
SU1415957A1
Запоминающее устройство с коррекцией однократных ошибок 1982
  • Самойлов Алексей Лаврентьевич
  • Щербаков Николай Сергеевич
  • Фокин Юрий Иванович
SU1073799A1
Резервированное запоминающее устройство 1982
  • Шастин Вадим Александрович
  • Петровский Валерий Петрович
  • Полукеев Владимир Георгиевич
SU1070608A1
Резервированное запоминающее устройство 1981
  • Луговцов Павел Иванович
  • Луговцова Нина Григорьевна
SU1018152A1
Резервированное запоминающее устройство 1983
  • Андреева Ирина Николаевна
  • Бородин Геннадий Александрович
SU1164789A1
Резервированное запоминающее устройство 1981
  • Шастин Вадим Александрович
  • Петровский Валерий Петрович
  • Полукеев Владимир Георгиевич
SU982086A1
Запоминающее устройство 1985
  • Урбанович Павел Павлович
SU1252816A1

Реферат патента 2006 года Резервированное запоминающее устройство

Резервированное запоминающее устройство, содержащее основные блоки памяти, резервный блок памяти, контрольный блок памяти, первую группу блоков сумматоров по модулю два, блок сумматоров по модулю два, дешифратор, группы элементов И, причем одни из входов блоков сумматоров по модулю два первой группы подключены к соответствующим выходам основных блоков памяти, другие входы блоков сумматоров по модулю два первой группы соединены с соответствующими выходами резервного блока памяти, выходы блоков сумматоров по модулю два первой группы подключены к одним из входов дешифратора, первые входы элементов И групп подключены к выходам дешифратора, другие входы которого подключены к выходам блока сумматоров по модулю два, одни из входов которого соединены с соответствующими выходами основных блоков памяти, другие входы блока сумматоров по модулю два подключены к выходам контрольного блока памяти, отличающееся тем, что, с целью повышения его быстродействия и упрощения, в него введена вторая группа блоков сумматоров по модулю два, выходы которых являются информационными выходами устройства, одни из входов блоков сумматоров по модулю два второй группы подключены к соответствующим выходам основных блоков памяти, другие входы блоков сумматоров по модулю два второй группы соединены с выходами элементов И групп, вторые входы которых подключены к соответствующим выходам блоков сумматоров по модулю два первой группы.

SU 1 409 048 A1

Авторы

Шастин В.А.

Клепиков И.И.

Петровский В.П.

Даты

2006-04-27Публикация

1986-04-28Подача