Резервированное запоминающее устройство Советский патент 1983 года по МПК G11C29/00 

1СЛ

Is: Изобретение относится к запоминаю щим устройствам (ЗУ). Известно резервированное запоминающее устройство, содержащее основ.ные и резервные блоки памяти, числовые регистры, информационные входы которых соединены с соответствующими выходами основных блоков памяти, бло ки управления и контроля, регистры Ьтказов и контроля, сумматоры по модулю два, элементы И, НЕ и ИЛИ, причем одноименные выходы основных и резервного блоков памяти соединены с входами сумматоров по модулю два, вы ходы которых соединены с первыми вхо дами первых элементов И, выходы кото рык соединены с входами регистра кон 1роля и через элемент ИЛИ с входом блока контроля, выходы блока контроля соединены с первыми входами блока управления, вторые входы которого соединены с выходами регистра контро ля, выходы блока управления соединены с входами регистров отказов, одно именные выходы которых соединены с вторым, третьим и четвертым входами соответствующих первых элементов И, выход..первогсэ и второго регистров от казов через элементы НЕ соединены с первыми входами вторых элементов И, вторые входы которых соединены с выходами соответствуквдих сумматоров по модулю два, выходы вторых элементов И подключены к управляющим входам числовых регистров 1, Недостатками устройства .являются его значительная аппаратурная избыто ность и низкая эффективность использования емкости ЗУ в случае наличия в нем свободных ячеек (адресов памяти) , что-.снижает надежность запоминающего устройства. Наиболее близким к предлагаемому является резервированное запоминающее устройство, содержащее регистр числа, регистр адреса, выходы которого подключены к входам рабочих и резервного блоков памяти, коммутаторы, блок контроля, дополнительный регистр и сумматор, входы которого подключены соответственно к выходам резервного блока памяти и первого коммутатора, а выход соединён с входом дополнительного регистра, выходы рабочих блоков памяти и один из выхо дов регистра адреса подключены соответственно к входам первого коммутатора и второго коммутатора, выход ко торого соединен с входом регистра числа, входы третьего коммутатора подключены соответственноК выходам регистра числа дополнительного регис ра и блока контроля, вход которого соединен с выходом регистра числа 2 Недостатком.этого устройства явля ется низкая эффективность использова ния емкости ЗУ в случае наличия в вем свободных ячеек (адресов) памяти что снижает надежность запоминающего устройства. Цель изобретения - повышение надежности устройства. Поставленная цель достигается тем, что в резервированное запоминающее устройство, содержащее накопитель, входы которого подключены, н выходам дешифратора, выход накопителя подключен к входу блока контроля и является информационным выходом устройства-, сумматор, выходы которого подключены к информационным входам первого регистра, адресный регистр,входы которого являются адресньми входами устройства,второй регистр,введены группы. . элементов .И,элементн ИЛИ,генератор и элемент.И,выход которого подключен к первому управляющему входу первого регистра и является управляющим выходом. устройства,выход генератора подключен к вторым управляющим входам первого регистра, одни вцходы которого подключены к первым входам элементов И первой группы и к одним входам элемента И, одни выходы адресного регистра подключены к одним входам сумматора и к вторым входам элементов И первой группы, выходы которых подключены к первым входам элементов ИЛИ, другие вьЁходы первого регистра подключены к первым входам элементов И второй группы, вторые входы которых подключены к другим выходам адресного регистра, выходы элементов И второй группы подключены к вторым входам элементов ИЛИ, выходы которых подключены к входам дешифратора, выход блока контроля подключен к другому входу элемента И, другие входы .сумматора подключены к выходам второго регистра, входы которого являются управляющими входами устройства. На чертеже изображена функциональная схема предлагаемого устройства. Устройство содержит генератор 1, регистр 2, регистр 3, адресный регистр 4, триггер 5, группу элементов И б, группу элементов И 7, элементы ИЛИ 8, дешифратору на.копитель 10, блок 11 контроля, элемент И 12, с,умматор 13, элемент 14 индикации, адресные входы 15, управляющие входы 16 и информационный выход 17. В основу работы устройства положен способ преобразования кода адреса, поступающего от устройства - потребителя ЗУ, в специальный корректируквдий код, с помощью которого производится переадресация обращения к другой ячейке для исключения выборки отказавшей ячейки накопителя. Применение метода переад{зесации не влияет на совместную работу ЗУ (например, оперативного запоминающего устройства или буферного запоминающего устройства) с устройством потребителя, так как переадресация производится непосредственно в ЗУ и-, потребителю в общем безразлично, к какой ячейке накопителя проМэводится обращение по указанному им адресу.

Устройство работает следугацим образом.

После подачи питающих напряжений генератор 1 вырабатывает одиночный импульс, который устанавливает первый регистр 2 и триггер 5 в нулевое состояние. Во второй регистр 3 любым известным способом записывается код исправной свободной ячейки (адреса) .

Выборка адреса в режимах записи или считывания производится следующим образом,

Адрес ячейки, к которой необходимо обратиться, записывается в адресный регистр 4. Код адреса с регистра .4 через открытые элементы И б и элементы ИЛИ 8 поступает на вход дешифратора 9, при этом возбуждается одна из выходных пшн дешифратора, соответствующая ячейке накопителя 10, в которую необходимо записать или из которой необходимо считать информацию.

При работе устройства при отсутствии отказаввшх ячеек накопителя 10 код адреса, поступающий .на адресные шины устройства, неподвергается преобразованию перед подачей его на вхо дешифратора 9,

В случае появления сяаибки в считанной инфоцялагщи на выходе блока 11 контроля фО1 ируетея импульс, к6трры через элемент И 12 поступает на вход регистра 2, разрешая запись текущего кода с выхода су лматора 13 в регистр 2. Сумматор 13 служит для сложения текущего кода адреса исправной свободной ячейки (адреса), записанного в регистр 3. После занесения в регистр 2 кеда с выхода сугллатора 13 эакривается элетлент И 12, блокируя его от дальнейшего приема информации с выхода сумматора 13. Таким образом в регистре 2 фиксируется результат сложения.кодов отказавшей рабочей и исправной свободной (резервной) ячеек накопителя 10.

После обнаружения неисправной яче ки устройство работает следующим образом.

В регистр 4 записывается код адреса, который перед подачей его на вхо

дешифратора 9 подвергается автоматическому преобразованию в корректирующий код. Преобразователь входного кода адреса в корректирующий осуществляется следующим образом. Под воздействием сигналов высокого уровня с нулевых и единичных выходов регистра 2 открываются соответствующие элементы И 6 и 7, в результате чего входы дешифратора 9 поразрядно коммутируются с нулевыми и единичными выходами регистра 4. Таким образом/ на вход .де-:шифратора 9 вместо входного кода адреса поступает корректирующий код, под действием которого возбуждается одна из выходных шин дешифратора, соответствующая ячейке накопителя 10, в которую записывается или из которой считывается информация. При этом при обращении к отказавшей ячейке накопителя происходит ВЕлборка свободной (резервной) ячейки, код которой ,записан в регистре 3, При обращении к любой исправной ячейкё пр6ийхсдит выборка соответствующей ей другой ис правной ячейки

Корректирук1ций ксзд образуется путем сложения по модулю два текущего кода адреса с фиксированным кодом, записанньол в регистре 2.

Сложение по модулю два текущего ксща адреса и фиксированного в регистре 2 кода производится элементаМи И 6 и 7 и элементами ИЛИ 8, S Триггер 5 и элемент индикации служат для визуального контроля ре-жима работы устройства. До включения резервной ячейки вйесто отказавшей триггер 5 переключается в единичное состояние, о чем свидетельствует воз буждениё элемента 14. индикации.

Изобретение имеет более высокую эффективность использования емкости ЗУ в случае наличия в нем свободных ячеек (адресов) памяти, которые используются в качестве резервных для замещения отказавших рабочих ячеек (адресов), что позволяет повыоить надежность запоминающего устройства. В устройстве обеспечивается замещение любой откаэавшей ячейки накопителя резервной. Поиск неисправной ячейки и включение вместо ее резервной производится автоматически, что значительно снижает время ремонтно-восстановительных работ при эксплуатаци устройства.

W

Т Т 7- Т

ж

LO 1

л

fk

У

5

-1

17

MFln Ь U4i

/г

г F

1 Т f

РЕЗЕРВИРОВАННОЕ ЗАПСШ НАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, входы которого подключены к выходам дешифратора, выход накопителя подключен к входу блока контроля и является информационнш1 выходом устройства, сумматор, выходы которого подключены к информационным входам первого per гистра, адресный регистр, входы которого являются адресными входами устройства, второй регистр, отличающееся тем, что, с целью повышения надежности устройства, оно содержит группы элементов И, элементы ИЛИ, генератор и элемент И, выход которого подключен ю первому управля-. кшему входу первого регистра и является управляющим выходом устройства, выход генератора подключен к вторым управляющим входам первого регистра, одни выходы которого подключены к первым входам элементов И первой группы и к одним входам эл и1ейта И, одни выходы адресного регистра подключены к одним эходам сумматора и к вторым входам элементов И первой группы, выходы которых подключены к первым входам элементов ИЛИ« другие выходы первого регистра подключены к первым входам элементов И второй группы, вто рые входы которых подключены к другим выходам адресного регистра, выхо-fj Яы элементов И второй rpynntS прдклю- 1 чены к вторым входам эл0 ентов ИЛИ, |С// выходы которых подключены к входам дешифратора, выход блока контроля подключен к другому вхсщу элемента И, другие входы сумматора подключены к S выхоДсил второго регистра., входы которого являются Управляющими входами устройства.

Р

в

6

/я /.2 /Да

. J

/т .Г ее

666

/5./ ffi 1S.n