Устройство для вычисления экспоненциальной функции Советский патент 1988 года по МПК G06F7/556 

вкж

SsGisSk

Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах для аппаратного вычисления функции .

Цель изобретения - повьшейие быстродействия устройства,На чертеже представлено устройство для вычисления экспоненциальной функции.JO ке 7 формируется номер текущего цикУстройство содержит регистр 1 сдви- ла, В исходном состоянии в него за- га, первый сумматор 2, элемент 3 запрета, элемент И А, тактовый вход 5 устройства, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

6, первый счетчик 7, блок 8 памяти, 15 вычитающий счетчик, второй счетчик 9, сдвигатель 10,груп- Если в регистре 1 положительная пу 11 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй сумматор 12, регистр 13, выход 14 устройства.

X записывается в п-раз- 20 радный регистр 1, который представляет собой регистр сдвига. Единичные выходы всех разрядов регистра 1 (кроме старшего) соединены с входами

(п-1)-разрядного комбинационного сум-25 сдвигателе производится сдвиг на К матора 2. Выходы сумматора 2 .соеди- разрядов в сторону младших разрядов, нены с входами регистра 1 со сдвигом Выходы сдвигателя через группу 11 на один разряд в сторону старших разрядов. Выход элемента 3 запрета соединен с входом регистра 1, управляю- ЗО 2. Регистр t3 представляет собой ре- щим сдвигом в нем на один разряд в. гистр суммы. Сигнал управления за- стороиу старпшх разрядов . Выход элемента И А соединен с входом, управляющим записью сдвинутой суммы из сумматора 2 в регистр 1. Элемент 3

ключены к адресному входу блока 8 памяти. Если в знаковом разряде регистра 1 код О в цикле (при отработке i-ro разряда х), на выходах 8 памяти формируется величина -2 еп (1+2-2 ). Если знак равен 1, на выходах 8 памяти формирует- ся величина -2 /Fn (1-2 ) / . В счетчиписывается цифра . Выходы этого счетчика соединены с входами счетчика 9, который представляет собой двоичный

величина, то на выходе счетчика 9 фор мируется число, равное номеру текущего цикла, уменьшенному на единицу. В противном случае числа на выходах счетчиков 7 и 9 совпадают. Выходы счетчика 9 соединены с управляющими входами сдвигателя 10. -Если на управляющие входы поступает число К, то в

элементов ИСКЛЮЧАЮЩЕЕ ИЛИ -соединены с входами комбинационного сумматора

писью суммы поступает с выхода элемента И 4. Длина регистра 13 определяется диапазоном изменения аргумен- 25 та X. Если х 0, регистр 13 содержит

писью суммы поступает с выхода элемента И 4. Длина регистра 13 определяется диапазоном изменения аргумен- 25 та X. Если х 0, регистр 13 содержит

запрета и элемент И 4 управляются.п-1 разрядов. Если -1 х ti+l, ре- сигналом с тактового входа 5 устрой-гистр 13 содержит два дополнительных ства. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6, сое-разряда для целой части функции. Ис- диненный с единичными выходами двухкомая функция считывается с выхода старших разрядов регистра 1, управля- дд14 устройства.

ет элементами 3 и 4. Сигнал с такто- Устройство работает следующим об.вого входа 5 устройства поступает наразом. .

счетный вход двоичного накапливающего Если обозначить содержимое ресч етчика 7.гистра 1 в i-м цикле через О , (тогда

j. 45 1) содержимое, регистра 13 в i-м

Единичный разряд старшего разрядацикле - через у., а.пгоритм вычислерегистра 1 и выходы счетчика 7 под-ния е принимает вид:

2 О; , если 10,- I 0,5;

2 (0--2Vfn(J+2-2-V), если О,-7 О и 10;р/ 0,5;

2 (0,-+2 VeM()/), если О,- О и |0(| 0.5

Mt1

ке 7 формируется номер текущего цикключены к адресному входу блока 8 памяти. Если в знаковом разряде регистра 1 код О в цикле (при отработке i-ro разряда х), на выходах 8 памяти формируется величина -2 еп (1+2-2 ). Если знак равен 1, на выходах 8 памяти формирует- ся величина -2 /Fn (1-2 ) / . В счетчила, В исходном состоянии в него за-

писывается цифра . Выходы этого счетчика соединены с входами счетчика 9, который представляет собой двоичный

вычитающий счетчик, Если в регистре 1 положительная

величина, то на выходе счетчика 9 формируется число, равное номеру текущего цикла, уменьшенному на единицу. В противном случае числа на выходах счетчиков 7 и 9 совпадают. Выходы счетчика 9 соединены с управляющими входами сдвигателя 10. -Если на управляющие входы поступает число К, то в

сдвигателе производится сдвиг на К разрядов в сторону младших разрядов, Выходы сдвигателя через группу 11 2. Регистр t3 представляет собой ре- гистр суммы. Сигнал управления за-

элементов ИСКЛЮЧАЮЩЕЕ ИЛИ -соединены с входами комбинационного сумматора

сдвигателе производится сдвиг на К разрядов в сторону младших разрядов, Выходы сдвигателя через группу 11 2. Регистр t3 представляет собой ре- гистр суммы. Сигнал управления за-

писью суммы поступает с выхода элемента И 4. Длина регистра 13 определяется диапазоном изменения аргумен- та X. Если х 0, регистр 13 содержит

п-1 разрядов. Если -1 х ti+l, ре- гистр 13 содержит два дополнительных разряда для целой части функции. Ис- комая функция считывается с выхода 14 устройства.

Изобретение относится к вычислительной технике и может быть использовано в в ычислительных машинах для аппаратного вычисления функции у . Целью изобретения является повьппение быстродействия устройства. В состав устройства входят регистр 1 сдвига, первый сумматор 2, злемент запрета 3, злемент И 4, элемент ИС- КЛОЧАЮЩЕЕ ИЛИ 6, первый счетчик 7, блок памяти 8, второй счетчик 9, сдвигатель 10, группа элементов ИС- КЛЮЧАЮПЩЕ ИЛИ 11, второй сумматор 12 и регистр 13. Повышение быстродействия устройства достигается за счет введения первого и второго сумматоров, блока памяти, сдвигателя, группы элементов ИСКЛОЧАЮЩЕЕ ИПИ, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и их оригинальных связей. 1 ил. «5

у., если I 0, | 0,5;

yj + R(i-l) (у,.), если О,- 7 О и (Of | 7,. 0,5;

V, - R(i) (у.), если 0 : О и 0:(-у/0,5,

где R(i)(y.) есть величина у--, сдвинутая на i разрядов в сторону младших разрядов.

Пусть завершилось вьшолнение предыдущего (i-5)-ro цикла. В регистре I находится О 1-1 , в регистре i-i ,

3

Пусть I0,-.i 1 7/ 0,5 и О i-i 0. Из блока. 8 памяти вызывается величина (1+2 2- ). В сумматоре 2 формируется разнвсть О j. -2 1п(1+2 2 ), в сумматоре 12 - сумма

.1 + R(i-1)(y .i). По затухании переходных процессов подается сигнал С на вход 5. В регистр 1 записывается удвоенное ,зна- чение разности О ,-2 Сп (1 -2-2 ), в регистр 13 - сумма

у;.1 + К(1-1)(У(., ). Если О ;.0, цикл вьтолняется аналогично, но . .

0 o..,+2Ven(i-2- )/.

у , -R(i)(y., ), Если 10,. 0, 5, сигнал С не проходит на вход управления записью регистров 1 и 13, но проходит на вход управления сдвигом регистра I. Получают

О, 20.,,

У, У v Одновременно по сигналу С содержимое

счетчика 7 номера цикла увеличивается на единицу.

Формула изобретения

Устройство дпя вычисления экспо- ; ненциальной функции, содержащее регистр сдвига, регистр, первый и второй счетчики, элемент запрета и элемент И, выход элемента запрета соеди- нен с входом сдвига регистра сдвига, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены первый и второй сумматоры, блок памяти, сдвига- тель, группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем тактовый вход устройства соеди

Q

5

0

5

0

с О

740

нен с первыми входами элемента запрета и элемента И и со счетным входом первого счетчика, прямой выход п-го разряда регистра сдвига (где п - количество разрядов регистра сдвига) соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, входом старшего разряда адреса блока памяти, с первыми входами элементов ИСКЛЮЧАЮП(ЕЕ ИЛИ группы и первым входом первого сумматора, инверсный выход п-го разряда регистра сдвига соединен с управляющим входом второго счетчика, выход которого соединен с управляющим входом сдвигателя, выходы которого соединены с вторыми входами элементов ИСКЛЮЧАЮ 1Ш:Е ИЛИ группы, выход которой соединен с вторым входом первого сумматора, выход которого соеди- . нен с информационным входом регистра, выход которого соединен с вторым входом второго сумматора и с информационным входом сдвигателя и является выходом функции устройства, выход (n-l)-ro разряда регистра сдвига соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с вторыми входами элемента запрета к элемента И, выходы первого счетчика соединены с входами младших разрядов адреса блока памяти и информационными входами второго счетчика, выход .. элемента И соединен с входаьш записи регистра сдвига и регистра с первого по (п-1)-й разрядные выходы регистра сдвига соединены с первыми входами второго сумматора, выходы которого соединены с второго по п-й разрядными входами регистра сдвига, информационный выход блока памяти соединен с вторым входом второго сумматора.