Запоминающее устройство с обнаружением ошибок Советский патент 1988 года по МПК G11C29/00 

to

СП

со

Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств с повышенной достовер- ностью.

Целью изобретения является повы- шение достоверности функционирования устройства путем контроля соответст- ВИЯ порядка считывания информации из IQ устройства порядку ее записи.

На чертеже изображена структурная схема запоминающего устройства с обнаружением ошибок.

Устройство содержит входной ре- 5 гистр 1, первый блок 2 сумматоров по модулю два, первый блок 3 свертки по модулю, блок 4 памяти, буферный ре- гистр 5, второй блок 6 сумматоров по модулю два, второй блок 7 сверт- 20 ки по модулю, блок 8 сравнения, эле- мент 9 задержки, выходной регистр 10, вход 11 чтения, адресный вход 12, вход 13 записи, информа;ционный вход 1 Л,. информационный выход 15, 25 выход 16 Недостоверная информация. Устройство работает следующим об- разом.

В начальный момент времени про- ИСХОДИТ обнуление регистров 1,5 и зо 1 о. в режиме записи на адресном входе 12 устройства выставляется адрес, а на информационном входе 14 устройства - первое слово массива. Запись происходит следующим образом: поскольку состояние входного регистра 1 меняется по заднему фронту импульса на входе 13, то на выходы блока 2 поступают информация предьщущего цикла записи (i-1) слова (с выхода вход- ного регистра 1) и i-e слово, которое еще не принято во входной регистр 1 и которое должно быть записано в блок 4 в данном цикле записи.

Таким образом, в каждом цикле за- - писи на информационный вход блока 4 поступает- сумма по модулю два предыдущего (L-I)- записываемого слова и i-ro слова, записьшаемого в данном

35

цикле. Первый блок 3 осуществляет вычисление контрольных разрядов для слов.а, записьшаемого в данном i-м цикле в блок 4. В режиме чтения на адресном входе 12 устройства выставляется адрес. С некоторой задержкой по отношению к переднему фронту сигнала чтения ) на выходе контрольных разрядов блока 4 появляются контрольные разряды считьгааемого слова, а на

5 0 5

о

5

0

5

информационном выходе - само слово, которое поступает на один из входов блока 6, на другой вход которого nod- тупает (i-l)-e слово из буферного регистра 5. Восстановленное информационное слово с выхода блока б поступает на информационный вход выходного регистра 10, на вход контрольных разрядов которого поступает информация, полученная блоком 8 сравнения. Блок 8 сравнения осуп(ествляет сравнение контрольных разрядов с выхода блока 4 с контрольными разрядами, вычисленными вторым блоком 7 свертки по модулю, для восстановленного информационного слова. В выходной регистр 10 будет принято восстановленное информационное слово и результат срав- ,нения контрольных разрядов (сигнал ошибки).

В случае, если последовательность считываемого массива информации не нарушается (т.е. соответствует порядку записи ее в блок 4) и блок 4 работает безотказно, контрольные разряды на входах блока 8 сравнения будут равны.

При этом на выходе блока 8 сравнения появляется логический О, который поступает на вход контрольных разрядов выходного регистра 10. При считьшании на выходах выходного регистра 10 появляются: на выходе 15 устройства восстановленное информационное слово, на выходе 16 - логический О, который свидетельствует о том, что порядок считьшания информации из устройства соответствует порядку ее/записи в блок 4 и не происходит искажение информационных слов в процессе хранения.

Если последовательность считывания информации не соответствует порядку ге записи при безотказной работе блока 4 или, наоборот, последовательность считывания информации из устройства соответствует порядку записи ее в блок 4, а в ячейках блока 4 происходит сбой, то контроль- ные разряды на входе блока 8 сравнения не будут равны. На выходе блока 8 сравнения тогда появляется сигнал логической 1. Этот сигнал, пройдя через выходной регистр 10 на выход 16, свидетельствует о том, что порядок считьшания информации из устройства не соответствует порядку ее записи в устройство или происходит

искажение информации в процессе хра- йения в блоке 4 памяти.

Формула изобретения

Запоминающее устройство с обнаружением ошибок, содержащее входной регистр, вьпходной регистр, блок памяти, первый и второй блоки свертки по модулю и блок сравнения, причем информационный вход входного регистра является информационным входом устройства, адресньй вход и входы запика сумматоров по модулю два, выходы первого блока сумматоров по модулю два и первого блока свертки по модулю подключены соответственно к информационному и контрольному входам блока памяти, информационный выход которого соединен с информационным входом буферного регистра и первым входом второго блока сумматоров по модулю два, второй вход которого соединен с выходом буферного регистра, вход приема которого соединен с входом чтения устройства, выходы

Изобретение относится к вычислительной технике.и может быть использовано при.построении запоминающих устройств с повьшенной достоверностью. Цель изобретения - повьппение достоверности функционирования устройства путем контроля соответствия порядка считывания информации из устройства порядку ее записи. Информация, поступающая в блок 4 памяти, имеет информаилонные и контрольные разряды. Информационные разряды вычисляются .суммированием по модулю два (i-l)ro и i-ro слов, поступающих на информационный вход блока 4, первым блоком 2 сумматоров по модулю два. Контрольные разряды информационного сло ва, поступающего в блок 4, вычисляются первым блоком 3 свертки по модулю. При считывании восстановленное информационное слово получают суммированием по модулю два (i-l)-ro и i-ro слов с выхода блока 4 вторым блоком 6 сумматоров по модулю два. Контрольные разряды восстановленного информационного слова вычисляются вторым блоком 7 свертки по модулю, которые сравниваются с контрольными раз-, рядами с выхода блока 4 блоком 8 сравнения. Устройство содержит также входной регистр 1, элемент 9 задерж ки и выходной регистр 10. 1 ил. (Л

си и чтения блока памяти являются со- 15 второго блока сумматоров по модулю

ответственно адресным входом и входами записи и чтения устройства, отличающееся тем, что, с целью повьшения достоверности функционирования устройства путем контроля соответствия порядка считьша- ния информации из устройства порядку ее записи, в него введены первый и второй блоки сумматоров по модулю два, буферный регистр и элемент задержки, причем первый вход первого блока сумматоров по модулю два и вход первого блока свертки по модулю подключены к информационному входу устройства, вход приема входного регистра соединен с входом записи устройства, выход входного регистра подключен к второму входу первого блодва подключены к входам информационных разрядов выходного регистра и входам второго блока свертки по модулю, выход которого соединен с первым .входом блока сравнения, второй вход которого подключен к контрольному выходу блока памяти, выход блока сравнения соединен с входом контрольного разряда выходного регистра, вход приема которого подключен к выходу элемента задержки, вход которого соединен с входом чтения устройства, выходы информационных разрядов и выход контроль ого разряда выходного регистра являются соответственно информационными выходами и выходом Недостоверная информация устройства.