Устройство для возведения в квадрат чисел с произвольными знаками Советский патент 1988 года по МПК G06F7/552 

С

-

tmak

с4

IN:

11

: Нзобрр.тение относится к .н;:411сли- Гельной технике и предназначено для использопаник в цифровых вычислнтель- иых машинах различного назначения.

Цель- изобретения - упрощение уст- фойства и расширение класса решаемых фадач за счет обработки чисел в пря- Иом, обратном и дополнительном кодах, I На чертеже представлена функцио-/ Йальная схема устройствао I Устройство- содертгсит триггер I , эле |ieHT И-ШШ 2, элемент ИСКПЮЧАЮ01ЕЕ ИЛИ 3, первый регистр 4 сдвига, эле-- fieHT И 5, сумматор 6, второй регистр сдвига, входы 8-14 и выходы 15 и 16 I ; Устройство работает следующим об- j:a3OM,

; Перед началом использования на |вход 10 подается сигнал сброса, Ре- Ьистры 4 и 7 и триггер i обнуляются Если Число X представлено в прямом коде - на входы 12 и 13 подаются сигналы . На выходе элемента И-РШ постоянно генерируется ноль и триггер 1 остается в нуле. Так как возведение в квадрат состоит из одинаковых циклов , ограничимся рассмотрением одного i-ro цикла. В i-M цикле на вход 14 подается i-й разряд аргумента X;, кото- .рый проходит через элемент 3, не ме- няясь, на вход регистра 4 На вход 8 подается сигнал сдвига С,, содержи- мо в регистра 4 сдвигается, X; записы- :вается в 1-й разряд. Одновременно в регистре 7 сдвигается на 2 разряда влево ранее накопленная сумма частичных квадратов. Два очередных младших разряда квадрата числа считьшаются с выходов 15, На выходах регистра 4 формируется очередной частичный квадрат. В сумматоре 6 этот -й частичный квадрат суммируется с ранее накопленной суммой часпгичных квадр а- тов и новая сумма поступает на входы регистра 7. На вход 11 подается

сигнал записи Если X, 1, новая сумма записывается в раги стр 7, Если Х| О, сигнал С не проходит на вход управления записью регистра 7 и его содержимое не меняется. После выпол- 50 нения последнего п-го цикла с. выходов 16 считываются п старших разрядов квадрата (старшие разряды справа). Младшие разряды могут быть считаны с выхода 15„ Пусть аргумент X пред- 55 ставлен в обратном коде. Тогда после сигнала сброса на вход 13 подается сигнал П1 . Если , сигнал П1 не

20

29

п j

25 зо

5

0 5

1112

проходит через элемент ИЧШН, триггер 1 остается в нулевом положении и разряды аргумента проходят через элемент 3, не меняясь. Работа устройства не отличается от рассмотренного выше случая. Если , сигнал HI переводит триггер 1 в единичное состояние и все разряды X поступают на вход регистра 4 нроинвертированными. В остальном работа квадратора не меняется.

Пусть аргумент X представлен в дополнительном коде. Тогда после сигнала сброса на вход 12 подается сигнал П2, равный 1, в течение всей операции возведения в квадрат. Если , элементы И элемента И-ИЛИ 2 заперты, триггер 1 остается в нуле„ X проходит на вход регистра 4, не меняясь. Если X iO, младшие нули аргумента и его первая значащая единица проходят на вход регистра 4, не меняясь. Первая значащая едд ница, задержанная на один цикл, проходит через элемент И-ИЛИ и перебрасьшает триггер 1 в единичное состояние. Поэтому все последующие, разряды аргумента проинвер- тируются. На вход регистра 4 всегда будет поступать модуль аргумента. .Поэтому операция возведения в квадрат, независимо от кода, в котором представлен аргумент, будет выполняться правильно

Формула изобретения

Устройство для возведения в квадрат чисел с произвольными знаками, содержащее первый и второй регистры сдвига, сумматор и элемент И, причем выходы разрядов с третьего по п-й сумматора соединены с соответствующими разрядными входами второго регистра сдвига, выходы которого являются выходами устройства, вход управления сдвигом первого регистра подключен к входу управления сдвигом устройства, отличаю 1ц ее ся тем, что, с целью упрощения устройства и расширения класса решаемых задач путем обработки чисел в прямом, обратном и дополнительном кодах, в него введены триггер, элемент ИСКПЮ- ЧАЮСЩЕ ИЛИ и элемент И-МЛИ, причем входы элемента HCKrm4AJODlEE ИЛИ соединены с информационным входом и выходом триггера, а его выход - с информационным входом первого регистра

3142

сдвига, вход сброса которого и одноименные входы второго регистра сдвига и триггера соединены с входом сброса устройства, вход управления сдвигом второго регистра сдвига соединен с входом управления сдвигом устройства, прямые выходы разрядов, с третьего по п-й, первого регистра сдвига соединены с первыми входами сумматора, вторые входы которого подключены к прямым выходам разрядов, с третьего по п-й, второго регистра сдвига, прямой и инверсный выходы второго разряда первого регистра . сдвига соединены с входами первого и второго разрядов второго регистра

сдвига соответственно, прямой выход первого разряда первого регистра сдвига соединен с первыми входами элементов И и ИЛИ, второй вход элемента И подклкэчен к входу синхронизации устройства, а его выход - к информационному входу второго регистра сдвига, второй вход элемента И-ИПИ соединен с входом задания признака дополнительного кода устройства, вход задания знака которого подключен к третьему и четвертому входам элемента И-ИШ, пятый вход которого соединен с входом задания признака обратного кода устройства, а выход - с S-входом триггера.

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах различного назначения. Цель изобретения - упрощение устройства и расширение класса решаемых задач за счет обработки чисел в прямом, обратном н дополнительном кодах. Поставленная цель достигается благодаря введению в устройство, содержащее регистры сдвига 4 и 7, сз м- матор 6 и-элемент И 5, триггера i, элемента ИСКПЮЧАИЦЕЕ ИЛИ 3 и элемента И-Ш1И,2. 1 ил. с (и