ф
114
Изобретение относится к радиотехнике и может быть использовано для получения опорных частот в системах связи.
Цель изобретения - повышение спектральной чистоты выходного сигнала.
На чертеже приведена структурная электрическая схема цифрового синте- затора частоты.
Цифровой синтезатор частоты содержит генератор 1 тактовых импуль- i сов, делитель 2 частоты с переменным коэффициентом деления (ДПКД) t, блок 3 постоянного запоминания (БПЗ), блок :4 установки частоты, накапливающий ;сумматор 5, преобразователь 6 кодов регистр 7 памяти, цифроаналоговый преобразователь (ЦАП) 8, фильтр 9 нижних частот (ФНЧ),
Цифровой синтезатор частоты работает следующим образом.
Блок установки частоты 4 устанавОдновременно .с этим преобразователь 6 кодов снова обеспечивает пропускание на свой выход прямого кода накапливающего сумматора 5. Таким образом, формирование третьего и четвертого квадрантов синусоиды происходит аналогично формированию первого и второго квадрантов. После формирования периода синусоиды процесс повторяется. Код с выхода преобразователя 6 кодов поступает на вход регистра 7 памяти, куда он заносится импульсами, поступающими на его тактовый вход с выхода ДПКД 2. В регистр 7 памяти заносятся амплитудные
ливает на входе накапливающего сумма-25 значения кривой, аппроксимирующей ситора 5 код, определяющий значение выходной частоты синтезатора. Накапливающий сумматор 5 по каждому импульсу, приходящему на его тактовый
нусоиду. С выхода регистра 7 памяти сигнал поступает на вход ЦАП 8, а далее на ФНЧ 9, который предотвращает проникновение сигнала с частотой F
нусоиду. С выхода регистра 7 памяти сигнал поступает на вход ЦАП 8, а д лее на ФНЧ 9, который предотвращает проникновение сигнала с частотой F
вход, суммирует входной код с выход- 30 на выход цифрового синтезатора час- ным, в результате выходной код растет по линейному закону. При достижении вьжодного кода накапливающего сумматора 5 начала следукщего линейного участка аппроксимированной синусоиды, чему соответствует изменение кода на старших разрядах выходов накапливающего сумматора 5, из БПЗ 3 извлекается новый код. Новое значение кода обеспечивает изменение частоты на выходе ДПКД 2 в соответствии
35
40
то ты.
Таким образом, в цифровом синтез торе частоты происходит линейно-сту пенчатая аппроксимация синусоиды с равномерным квантованием по уровню и неравномерным по времени. Наклон каждого линейного участка обеспечивается за счет изменения частоты Fi поступающей на вход накапливающего сумматора 5. Переход с одного линей ного участка на другой осуществляет ся за счет смены коэффициентов деле ния ДПКД-2, задаваемых БПЗ 3.
с равенством F Fc/K, где
частота на выходе ДПКД 2; f частота генератора 1 тактовых импульсов;
..- рование синусоиды во втором квадранте. По окончании формирования последнего линейного участка второго квадранта аппроксимированной синусоиды знаковый разряд накапливакщего сумматора 5 устанавливается в единицу, что соответствует формированию отрицательной полуволны синусоиды.
Одновременно .с этим преобразователь 6 кодов снова обеспечивает пропускание на свой выход прямого кода накапливающего сумматора 5. Таким образом, формирование третьего и четвертого квадрантов синусоиды происходит аналогично формированию первого и второго квадрантов. После формирования периода синусоиды процесс повторяется. Код с выхода преобразователя 6 кодов поступает на вход регистра 7 памяти, куда он заносится импульсами, поступающими на его тактовый вход с выхода ДПКД 2. В регистр 7 памяти заносятся амплитудные
значения кривой, аппроксимирующей синусоиду. С выхода регистра 7 памяти сигнал поступает на вход ЦАП 8, а далее на ФНЧ 9, который предотвращает проникновение сигнала с частотой F
на выход цифрового синтезатора час-
на выход цифрового синтезатора час-
то ты.
Таким образом, в цифровом синтезаторе частоты происходит линейно-ступенчатая аппроксимация синусоиды с равномерным квантованием по уровню и неравномерным по времени. Наклон каждого линейного участка обеспечивается за счет изменения частоты Fi, поступающей на вход накапливающего сумматора 5. Переход с одного линейного участка на другой осуществляется за счет смены коэффициентов деления ДПКД-2, задаваемых БПЗ 3.
название | год | авторы | номер документа |
---|---|---|---|
Цифровой синтезатор частот | 1983 |
|
SU1190457A1 |
Цифровой синтезатор изменяющейся частоты | 1988 |
|
SU1525861A1 |
Цифровой синтезатор частоты | 1986 |
|
SU1374398A2 |
Цифровой синтезатор частоты | 1986 |
|
SU1356222A1 |
СИНТЕЗАТОР ЧАСТОТ | 1991 |
|
RU2007843C1 |
Цифровой генератор синусоидальных сигналов | 1984 |
|
SU1223328A1 |
Цифровой синтезатор изменяющейся частоты | 1985 |
|
SU1298836A1 |
Цифровой синтезатор частоты | 1986 |
|
SU1376221A1 |
ГЕНЕРАТОР ПАРНЫХ СИГНАЛОВ ПРОИЗВОЛЬНОЙ ФОРМЫ | 2022 |
|
RU2795263C1 |
Формирователь многочастотного сигнала | 1986 |
|
SU1401554A1 |
Изобретение относится к радиотехнике и обеспечивает повышение спектральной чистоты выходного сигнала. Цифровой синтезатор частоты содержит генератор тактовых импульсов 1, делитель частоты с переменным коэф. деления (ДПКД) 2, блок . постоянного запоминания 3, блок установки частоты 4, накапливающий сумматор (НС) 5, преобразователь кодов 6, регистр памяти 7, ЦАП 8, фильтр нижних частот 9. В цифровом синтезаторе частоты происходит линейно-ступенчатая аппроксимация синусоиды с равномерным квантованием по уровню и неравномерным квантованием по времени. Наклон каждого линейного участка аппроксимации обеспечивается за счет изменения частоты, поступающей на НС 5. Переход с одного линейного участка на другой осуществляется при смене коэф. деления ДПКД 2, значения которых записаны в блоке постоянного запоминания 3. По окончании перебора всех значений коэф. деления ДПКД 2, в результате чего формируется синусоида в первом квандранте, происходит переключение преобразователя кодов 6 и он начинает пропускать на свой выход дополнительный код НС 5. В результате происходит обратный порядок перебора всех коэф. деления ДПКД 2, что обеспечивает формирование синусоиды во втором квандранте. При установлении знакового разряда НС 5 в 1 происходит аналогичное формирование отриц. полуволны синусоиды. 1 ил. (Л 4 to со го 00 СП
К. - коэффициент деления ДПКД 2 на 45 Формула изобретения
1-м участке аппроксимации. В результате скорость накопления второго кода накапливакщего сумматора 5 изменяется и происходит формирование следукщего линейного участка аппроксимированной синусоиды. По окончании перебора всех значений коэффициента деления ДПКД 2 К., записанных в БПЗ 3, преобразователь 6 кодов переключается и начинает пропускать на свой выход дополнительный код накап11иваю- щего сумматора 5. Это влечет обратный порядок перебора всех коэффициентов К, чем обеспечивается формиЦифровой синтезатор частоты, содержащий последовательно соединенные блок установки частоты, накапливаю Q щий сумматор и преобразователь кодов, последовательно соединенные регистр памяти, цифроаналоговый преобразователь и фильтр нижних частот, а также генератор тактовых импульсов и блок
55 постоянного запоминания, причем выход знакового разряда накапливающего сумматора соединен с входом знакового ра зряда регистра памяти, тактовый вход регистра памяти соединен с такЦифровой синтезатор частоты, содержащий последовательно соединенные блок установки частоты, накапливающий сумматор и преобразователь кодов, последовательно соединенные регистр памяти, цифроаналоговый преобразователь и фильтр нижних частот, а также генератор тактовых импульсов и блок
постоянного запоминания, причем выход знакового разряда накапливающего сумматора соединен с входом знакового ра зряда регистра памяти, тактовый вход регистра памяти соединен с тактовым входом накапливающего сумматора, отличающийся тем, что, с целью повьшения спектральной чистоты выходного сигнала, введен делитель частоты с переменным коэффициентом деления, выход которого соединен с тактовым входом регистра памяти, выход генератора тактовых импульсов соединен с входом делителя часто- ты с переменным коэффициентом деления, старшие разрядные выходы преобразователя кодов соединены со старшими разрядными входами регистра памяти и адресными входами блока постоянного запоминания, младшие разрядные выходы преобразователя кодов соединены с младшими разрядными входами регистра памяти, разрядные выходы блока постоянного запоминания соединены с соответствующими разрядными входами делителя частоты с переменным коэффициентом деленияf
Цифровой синтезатор частоты | 1980 |
|
SU966849A2 |
Переносная печь для варки пищи и отопления в окопах, походных помещениях и т.п. | 1921 |
|
SU3A1 |
Цифровой синтезатор частот | 1979 |
|
SU813677A1 |
Переносная печь для варки пищи и отопления в окопах, походных помещениях и т.п. | 1921 |
|
SU3A1 |
Авторы
Даты
1988-10-07—Публикация
1987-02-24—Подача