Одноразрядный сумматор Советский патент 1988 года по МПК G06F7/50 

NJi Од IN9 СЛ

01

6/ 15 Ь

L:i-.

Изобретение относится к вычислительной технике И может быть использовано в процессорах ЭЙМ.

Цель изобретегтя - упрощение одн разрядного с}гммд.тора.

На чертеже представлена функхщ- ональная схема одноразрядного сум- мйтора о

Одноразрядный сумматор содержит. первый 1 и второй 2 элементы РАВНО- 31;1АЧНОСТЬ, шину 3 питания, первый элемент РАВНОЗНАЧНОСТЬ содержит два функциональньос МОП-транзистора 4 и 5 и нагрузочный МОП-транзистор 6, в-орой элемент РАБНОЗНАЧНОСТЬ - два функциональных МОП-транзистора 7 и 81и нагрузочный МОП-транзистор 9, дмод 10, функ1щональнне 11 и 12 и нагрузочный 13 МОП-транзисторы,входы l4 и 15 первого и второго слагаемых xd и у.., вход 16 переноса , выход 17j сум№1 S-, выход 18 переноса Cj. Одноразрядный сумматор работает с едующрш образом .

: На выходе 17 суммы одноразряд- нфго сумматоре с помощью элементов РАВНОЗНАЧНОСТЬ формируется логичес- кфя функция

S - х .6 у- ® С - - X ,% .®С - ,,

1 1 1 1 - 1

При .нулевом значении на входах О00ИХ слагаемых (х,У(0) на затворе т анзистора 12 имеется единичное значение с вьисода первого элемента РАВНОЗНАЧНОСТЬ 1, открывающее этот транзистор, и нулевое значе11ие с вхо д одного из слагаемых через этот открытый транзистор поступает на вы- ход переноса (). Если при этом на выходе суммы имеется единичное значение (), открыт транзистор 11, но нулевое значение с рыхода переноса не пропускается на выход первого элемента РАВНОЗНАЧНОСТЬ диодом 10.

Если на входе одного из слагаемых имеется «ущничное значение, а на входе другого слагаемого - нулевое значение (, у,- О или , у 1 1), на выходе, первого элемента РАВНОЗНАЧНОСТЬ 1 - нулевое значение, которое, пост:/пая на затвор транзистора 12, закрьшает егоо Если при этом на выходе 17 суммы имеется еди- ничное значение (), что возмож- но только при.нулевом значении на

входе переноса (С;.,0), то открыт транзистор 11 и нулевое значение с выхода первого элемента РАВНОЗНАЧНОСТЬ 1 через этот открытый транзистор и диод 10 поступает на выход переноса (), Если на выходе суммы имеется нулевое значение (S.0, что возможно только при единичном значении переноса (С, 1), транзистор 11 закрыт и на выходе переноса имеется единичное значение (.С. 1)

При единичном значении слагаемых () на стоках транзисторов 11 и 12 имеются единичные значения и на выходе переноса тоже единичное зна-. чение (С,1)о

На выходе 18 переноса формируется логическая функция

С.8;(х,®у;) v(x,® у. )х,.

S.x-vS. (х,%.) V Х((х;@у,-) x;y.v XjCj., vy,-Ci., . Формула изобретения

Одноразрядный сумматор, содержащий два элемента РАВНОЗНАЧНОСТЬ, два функциональных и один нагрузочный МОП-транзисторы, причем входы первого и второго слагаемых сумматора соединены соответственно с первым и вторым входами первого элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с первым входом второго элемента РАВНОЗНАЧНОСТЬ, второй вход которого.соединен с входом переноса сумматора, выход суммы сумматора соединен с выходом второго элемента РАВНОЗНАЧНОСТЬ, исток нагрузочного МОП-транзистора соединен с шиной питания сумматора, а сток - с входом переноса сумматора и с истоками первого и второго функциональных ЮП-транзисторов, затворы которых соединены соответственно с выходами первого и второго элементов РАВНОЗНАЧНОСТЬ, сток первого функционального МОП-транзистора соединен с входом первого слагаемого сумматора, отличающийся тем, что, с целью упрощения, в него введен диод, анод которого соединен со стоком второго функционального МОП-транзистора, а катод - с выходом первого элемента РАВНОЗНАЧНОСТЬ.

Изобретение относится к вычислительной техникео Цель изобретения - упрощение сумматора„ Одноразрядный сумматор содержит первый и вторый элементы РАВНОЗНАЧНОСТЬ 1 и 2, диод 10, первый и второй функциональные МОП-транзисторы 11 и 12, нагрузочный МОП-транзистор 13 Одноразрядный сумматор формирует на выходе суммы логическую функцию Sj X ,- ® У ; © С ,-. 1 , а на выходе переноса - логическую функцию С , (x |®У;)УХ;У,. . 1 ил. с со