Одноразрядный сумматор на МОП-транзисторах Советский патент 1987 года по МПК G06F7/50 

Изобретение относится к вычйсли- т.ельной технике и может быть использовано в процессор ах ЭВМ.

Цель изобретения - упрощение сумматора.

На чертеже представлена функцио- .нальная схема одноразрядного сумматора на МОП-транзисторах.

Одноразрядный сумматор содержит два элемента РАВНОЗНАЧНОСТЬ 1 и 2, нагрузочные МОП-транзисторы 3 и 4-, функциональные МОП-транзисторы п-ти- па 5 - 12, входы 13 - 15 разрядов соответственно первого, второго операндов и переноса, выходы 16 и 17 соответственно переноса и суммы.

Одноразрядный сумматор работает следующим образом.

На затворе транзистора 5 единичное значение появляется только, когда на обоих входах слагаемых имеются либо нулевые, либо единичные значения (X; Yj 0 или X; YJ 1). При этом транзистор 5 открыт и единичное значение на выходе суммы (S; 1) возможно только, если на входе переноса также имеется единичное значение (С, 1). Если же на затворе транзистора 5 имеется нулевое значение и он закрыт, что воз- . можно при нулевом значении на одном из входов слагаемых и единичном значении на другом (X; О, YI 1 или X; 1, Y 0), то единичное значение на выходе суммы (S; 1) возможно, если закрыт и транзистор 6, т.е при нулевом значении на входе переноса (С. 0). Таким образом, на выходе суммы реализуется логическая функция

S; С; ®Х; ®Y;.

При нулевом значении на входах обоих слагаемых (X; YJ 0) на затворе транзистора 8, как и на затворе транзистора 5, имеется единичное значение, открывающее этот транзистор, а на выходе переноса - нулевое значение (С; 0). Если на входе одного из слагаемых имеется единичное значение, а на входе другого - нулевое значение (Х- О, Y; 1 или X; 1, Y; 0), то на затворе транзистора 8 нулевое значение, закрывающее этот транзистор. Если при этом на выходе суммы имеется нулевое значение (S- 0), что возмож579452

но только при единичном значении на входе переноса (, 1), то закрыт .и транзистор 9, а на выходе переноса - единичное значение (С; 1). Если же на выходе суммы имеется единичное значение (S ; 1), что возможно только при нулевом значении на входе переноса (С. 0), то тран1Q зистор 9 открыт. Кроме того, открыт и транзистор 10, на затворе которого имеется единичное значение, вследствие того, что транзистор 7 закрыт нулевым значением, поступаю15 щим на его затвор с входа переноса.

8результате на выходе переноса нулевое значение (С; 0). При единичном значении на входах обоих слагаемых (X ; 1) на затворе тран2Q зистора 8, как и на затворе транзистора 5, имеется единичное значение и он открыт, но из-за того, что такое же значение имеется и на стоке этого транзистора, это не вызывает

25 уменьшения значения на выходе переноса. Теперь при нулевом значении на вькоде суммы,, что возможно только при нулевом значении на входе переноса (С. , 0), транзистор 9 закрыт

2Q и на выходе переноса единичное значение (С; 1). При единичном значении на выходе суммы (S, 1), возможным только при единичном значении на входе переноса (С- 1) ,транзистор

9открыт, но закрыт транзистор 10, на затворе которого имеется нулевое значение, вследствие того, что транзистор .7 открыт единичным значением, поступающим на его затвор с входа переноса. Таким образом, на выходе переноса реализуется логическая функ ция:

35

45

С; С;.-(Х;© Y;)V X;Y;. Формула изобретения

Одноразрядный сумматор на МОП-тран зисторах, содержащий первый и второй элементы РАВНОЗНАЧНОСТЬ, первый и второй нагрузочные МОП-транзисторы, четыре функциональных МОП-транзисто ра п-типа, причем входы первого и второго операндов сумматора соединены соответственно с первым и вторым входами первого элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с затвором первого функционального МОП-транзистора и первым входом вто

рого элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с выходом суммы сумматора, вход переноса сумматора соединен с вторым входом второго элемента РАВНОЗНАЧНОСТЬ и затвором второго функционального МОП-транзистора, исток которого через первый нагрузочный МОП-транзистор соединен с шиной питания сумматора, исток третьего функционального МОП-транзистора соединен с выходом переноса сумматора и через второй нагрузочный МОП-транзистор - с шиной питания сумматора, сток четвертого функционального МОП-транзистора соединен с шиной нулевого потенциала сумматора, о т

личающийся тем, что, с целью упрощения сумматора, вход первого операнда сумматора соединен со стоком первого функционального МОП-транзистора, исток которого соединен с истоком третьего функционального МОП-транзистора, шина нулевого потенциала сумматора соедине- на со стоком второго функционального МОП-транзистора, исток которого соединен с затвором четвертого функционального МОП-транзистора, исток которого соединен со стоком третьего функционального МОП-транзистора, затвор которого соединен с выходом второго элемента РАВНОЗНАЧНОСТЬ

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ. Цель изобретения - упрощение устройства. Одноразрядный сумматор содержит элементы РАВНОЗНАЧНОСТЬ 1, 2, нагрузочные МОП-транзисторы 3, 4, функциональные МОП-транзисторы п-типа 5-12, входы 13, 14, 15 разрядов соответственно первого, второго операндов и переноса, выходы 16, 17 соответственно переноса и суммы.1 ия. (Л СлЭ ел 4 сд