Ячейка памяти Советский патент 1988 года по МПК G11C11/40 

(Л

f

Изобретение относится к вычислительной технике и может быть использовано в оперативных запоминающих устройствах на КМДП-транзисторах. Цель изобретения - упрощение и уменьшение потребляемой мощности ячейки памяти. Поставленная цель достигаемая за счет отсутствия формирования значительных перепадов напряжения на разрядных шинах 6,7 ячейки памяти при записи информации, обеспечивая возможность создания накопителей с большей информационной емкостью и меньшей потребляемой мощностью при сохранении высокого быстродействия. Устройство содержит нагрузочные элементы 1,2, переключающие элементы 3,4, управляющий элемент 5. 1 ил.

/

11

S

4

00 00 00

Изобретение относится к вычислительной технике и может быть использовано в оперативных запоминающих устройствах на КМДП-транзисторах для храненчя информации.

Цель изобретения - упрощение и уменьшение потребляемой мощности ячейки памяти.

На чертеже представлена ячейка па мя ти.

Ячейка памяти содержит первый и второй нагрузочные элементы 1 и 2 на КМДП-транзисторах р-типа, первый и второй переключающие элементы 3 и 4 на КМДП-транзисторах п-типа, управляющий элемент 5 на КМДП-транзисторе п- типа, первую и вторую разрядные шины 6 и 7, адресную шину 8, шину 9 питания ячейки памяти,

Принцип действия ячейки заключается в следующем.

В режиме хранения элемент 5 закрыт и на.шинах 6 и 7 принудительно усга- навливают нулевое напряжение.

В режиме чтения элемент 5 открывается путем подачи напряжения 1 на шину 8, благодаря чему обеспечивается протекание сквозного тока через элементы 4,5,1 (3,552) в емкост.ь первой (второй) шины 6(7). Таким образом, токи, заряжающие емкости шин 6 и 7 разные, а значит, и напряжения на шинах с течением времени изменяются по-разному.

Отсутствие формирования значительных перепадов напряжения на разрядных

шинах ячейки памяти при записи информации позволяет создать накопители с большой информационной емкостью и малой потребляемой мощностью при сохранении высокого быстродействия.

Формула изобретения

Ячейка памяти, содержащая первый и второй нагрузочные элементы на Ю ЩП-транзисторах р-типа, первый и второй переключающие элементы и уп- равляняций элемент на КМДП-транзисторах п-типа, затвор транзистора управляющего элемента подключен к адресной шине ячейки памяти, истоки транзисторов нагрузочных элементов подключены к шине питания ячейки памяти затворы транзисторов первого нагрузочного и первого переключающего элементов подключены к стокам транзисто ров второго нагрузочного к второго переключающего элементов, затворы кс торых подключены к стокам транзисторов первого нагрузочного и первого переключающего элементов, отличающаяся тем, что, с целью упрощения и понижения потребляемой мощности ячейки памяти, истоки транзисторов первого и второго переключающих элементов подключены соответственно к первой и второй разрядным шинам ячейки памя-ти, а затворы подключены соответственно к истоку и л- стоку транзистора управляющего элемента.