Матричный накопитель для полупроводникового запоминающего устройства Советский патент 1980 года по МПК G11C11/40 

Изобретение относится к вычиспитель ной технике и может быть использовано в оперативных запоминающих устройствах статического типа. Известны матричные накопители для попупроводниковых запоминающих устройств. В одном из них стоки и затворы нагрузочных транзисторов ячеек памяти подключены постоянно к шинам питания fll . А это определяет большую потребляемую мощность устройства. В другом накопителе одна группа ячеек подключена к одной паре разрядных шин, образуя столбец, а другая группа ячеек подключена к адресной шине, строку накопителя, нагрузки ячеек выполнены в виде поликремниевых .резисторов и постоянно подключены к шине питания f2 . Недостатком этого накопителя являетс относительно высокая потребляемая мощность, так как весь массив ячеек в ра;рочем режиме и в режиме хранения инфор мации потребляет мощность большую. чем это необходимо для сохранения )ормации. И только при работе от резервных, источников питания во вспомогательном микромощном режиме накопитель потребляет минимальную мощность. Переход во вспомогательный режим осуществляется путем снижения питающего напряжения всего накопителя. К тому же применение ионно тегированных поликрем- ниевых резисторов усложняет устройство. Для уменьшения мощности, потребляемой блоками такого типа, применяются специальные системы питания, в частности применяется импульсное питание в режиме хранения з . Устройства питания в этом случае, как правило, располагаются на одной плате с накопителем, что усложняет конструкцию. Наиболее близким техническим решением к изобретению является матричный накопитель для полупроводникового запоминающего устройства, содержащий запоминающие элементы на МДП-транзисторах, например шеститранзисториыеадресные г и разрядные выводы которых подключены к соответствующим словарным и разрядным шинам, первые выводы питания - к шине нулевого потенциала, а вторые выводы питания - к шине питани.я Г41 Недостатком его является большая потребляемая мощность, так как запоминаклиие элементы постоянно подключены к шине питания. Цепь изобретения - уменьшение потребл)яемЪй мощности и сохранение ййформации при пониженном питающем напряжении. Это достигается тем, что в матричный накопитель введены словарные транзисторы выборки, словарные транзисторы смещения, нагрузочный транзистор со встроенным каналом, транзистор обратно связи и опорный транзистор, исток которого соединен с щиной нулевого потенпиала, а затвор и сток - с чстЬкрм тран зистора обратной связи, сток которого соединен с затвором и истоком нагрузочного транзистора и с затворами словарных транзисторов смешения, истоки которых соединены со вторыми ы тводам питания соответствующих запоминающих .элементов на МДП-транзисторах и с истетс ми.. соответствующих словарных тран зисторов выборки, затворы которых подк чены к соответствующим словарным шинам словарных транзисторов выборки и сл варных транзисторов смещения подключены к щине питания, соединенной со стоком нагрузочного транзистора и с затвором транзистора обратной связи. На чертеже дана структурная схема матричного накопителя. Матричный накопитель содержит запоминающие элементы 1, словарные 2 и разрядные 3 шины, щину нулевого потен циала 4 и шину питания 5, словарные транзисторы 6 выборки, словарные тран зисторы 7 смещения, нагрузочный транзистор 8 со встроенным каналом, транзистор обратной связи 9 и опорный тра зистор 1О. Вторые выводы 11 питания запоминающих элементов 1 объединены по строкам накопителя. Транзисторы 8, 9 и 10 образуют стабилизатор напряжения, формирующий на затворйх транзисторов 7 опорное напряжение, мало зависящее от величины пряжения питания и составляющее величину около 1,5 В. При невыбранных словарных щинах 2 питвютабе напряжение на запоминающие элементы 1 подается через пару транзнсто 64 ров 6 и 7 и составляет величину 1,3 В, что обеспечивает сохранение информации. При выбранной словарной щине 2 соответств тощий транзистор 6 открывается, и на запоминающие элементы подается полное напряжение питания, что обеспечивает режим записи или считывания. При питании от резервного источника литания с уменьшенным значением напряжения на запоминающих элементах поддерживается Напряжение, достаточное для сохранения информации. Таким образом, данная конструкция накопителя потребляет незначительную мощность и сохраняет информацию при уменьшении напряжения питания до 1,5 Формула изобретения Матричный накопитель для полупроводникового запоминающего устройства, содержащий запоминающие элементы на МДП-транзисторах, адресные и разрядные вывоцы которых подключены к соответствующим словарным и разрядным шинам, выводы питания - к шине нулевого потенциала, и шину питания, отличающийся тем, что, с целью уменьшения потребляемой мощности и сохранения информации при пониженном питающем напряжении в него введены словарные транзисторы выборки, словарные транзисторы смещения, нагрузочный транзистор со встроенным каналом, транзистор обратной связи и опорный транзистор, исток которого соединен с щиной нулевого потенциала, а затвор и сток с истоком транзистора обратной связи, сток которого соединен с затвором и истоком .нагрузочного транзистора и с затворами словарных транзисторов смещения, истоки которых соединены со вторыми выводами питания соответствующих запоминающих элементов на МДПтранзисторах и с истоками соответствующих словарных транзисторов и,1борки, затворы которых подключены к соответтствующим словарным шинам, стоки словарных транзисторов выборки и словарных транзисторов смещения подключены к щине питания, соединенной со стоком нагрузочного транзистора и с затвором т нзистора обратной связи. Источники информации, принятые во внимание при экспертизе 1.Электроника, 1973, №9, с. 48-55. 2.Электроника, 1977, № 1О, с. 38-44. 3.Электроника, 1974, №6, с. 62-63. 4.Электроника, 1977, №16, с. 34-41 (прототип).