Операционное устройство мультимикропроцессорной системы Советский патент 1984 года по МПК G06F15/00 

Изобретение относится к цифровой вычислительной технике и может быть использовано при разработке и конструировании мультимикропроцессорных вычислительных систем. Известно устройство для решения дифференциальных уравнений, содержа щее регистры, блок умножения и сумматор lj. Недостатком данного устройства является ограниченность функциональ ных возможностей. Наиболее близким по технической сущности к изобретению является микропроцессор, содержащий дешифратор кода микрокоманды, соединенный с регистром, выходы которого соединены с управляющими входами коммута торов, блока регистров общего назначения (РОН) и арифметико-логического блока (АЛБ), выход которого соединен через коммутаторы с другим регистрами и блоком РОИ, выходы которых соединены через другие коммутаторы с входами АЛБ 2J. Недостатком известного устройств является ограниченная гибкость функ ционирования в мультимикропроцессор ной системе с одним потоком команд. Здесь при вьшолнении условных переходов различным микропроцессорам тр буются различные микрокоманды из общей микропрограммы, что приводит к необходимости дублирования микропрограммы для каждого микропроцес сора или к необходимости специально синхронизации вычислений, ограничивающей возможности их параллельного выполнения. Цель изобретения - повьшение гиб кости функционирования. Поставленная цель достигается тем, что в операционное устройство мультимикропроцессорной системы, со держащее дешифратор кода микрокоманды, первый информационный вход к торого соединен с первым информационным входом устройства, а выход - с информационным входом первого регистра, выход которого подключен к управяякнцим входам арифметико-логического блока, первого, вт рого, третьего и четвертого коммута торов и блока регистров общего назначения, информационный вход которо го соединен с первым информационны входом первого коммутатора, информа ционным входом второго регистра. выходом третьего коммутатора и является выходом устройства, второй информационный вход устройства соединен с вторым информационным входом первого коммутатора и первыми информационными входами второго и четвертого коммутаторов, вторые информационные входы которых соединены соответственно с выходами второго регистра и блока регистров общего назначения, выход первого коммутатора соединен с информационным входом третьего регистра, выход которого соединен с третьим информационным входом второго коммутатора, выход которого соединен с первым информационньЕМ входом арифметико-логического блока, второй информационный вход которого соединен с выходом четвертого коммутатора и первым информационным входом третьего коммутатора, второй информационный вход которого соединен с выходом арифметико-логического блока, введен блок модификации, содержащий элемент ИЛИ и группу элементов И, первые входы которых соединены с выходом элемента ИЛИ, вторые входы с управляю цим входом устройства, а выходы элементов И группы соединены с вторым информационным входом дешифратора кода микрокоманды, первый и второй входы элемента ИЛИ соединены соответственно с третьим информационным входом устройства и с признаком модификации устройства. На чертеже представлена структурная схема устройства. Устройство содержит дешифратор 1 кода микрокоманды, первый 2,второй 3, третий 4 регистры, первый 5, второй 6, третий 7, четвертый 8 коммутаторы, АЛБ 9, блок 10 РОН, блок 11 модификации, содержащий элемент ШШ 12 и группу элементов И 13. Входы 14-18 являются входом признака модификации и соответственно управляющим и первым, вторым,третьим информационньми входами устройства, выход 19 - выходом устройства. Дешифратор 1 кода микрокоманды предназначен для преобразования кода микрокоманды, поступающего на его входы, в совокупность управляющих сигналов, записьгоаемых в регистр 2. Регистры 3 и 4 и блок 10 РОН служат для хранения операндов и

результатов операций, выполняемых в АЛБ 9.

Koм fyтaтopы 5-8 предназначены дл организащот обмена данными в устройстве.

Блок 11 модификации предназначен для модификации части кода микрокоманды, поступающей на вход 15 устройства, путем ее стробирования на элементах И 13 информацией на входе 18. При этом элемент ИЛИ 12 служит для маскирования процесса модификации, если признак модификации, поступающий на вход 14, равен 1.

Вход 16 служит для подачи немодифицируемой части кода микрокоманды, вход 17 - для подачи операнда.

Устройство работает следующим образом.

Пусть, например, выполняется умножение положительных чисел. При

этом пусть А - двоичный код микрокоманды Передать информацию с входа 17 в регистр 4 В - двоичный код микрокоманды Передать информацию с входа 17 в К-й С - двоичный код микрокоманды Сложить информацию в регистре 4 и в К-м РОН и сдвинуть результат в регистре 4 вправо М параллельный код множимого; М - i-и (i 1,...,ti) разряд множителя, считая со стороны старших разрядов. Тогда вьтолнение умножения обеспечивается при потактном распределении информации на входах устройства в соответствии со следующей таблицей.

ОПЕРАЦИОННОЕ УСТРОЙСТВО МУЛЬТИМИКРОПРОЦЕССОРНОЙ СИСТЕМЫ,содержащее дешифратор кода микрокоманды, первый информационный вход которого соединен с первым информационным входом устройства, а выход - с информационным входом первого регистра, выход которого соединен с управляющими входами арифметикологического блока, первого, второго, третьего и четвертого коммутаторов и блока регистров общего назначения, информационный вход которого соединен с первым информационным входом первого коммутатора, информационным входом второго регистра, выходом третьего коммутатора и является выходом устройства, второй информационный вход устройства соединен с вторым информационным входом первого коммутатора и первыми информационными входами второго и четвертого коммутаторов, вторые информационные входы которых соединены соответственно с выходами второго регистра и блока регистров общего назначения, выход первого коммутатора соединен с информационным входом третьего регистра, выход которого соединен, с третьим информационным входом второго коммутатора, выход которого соединен с первьм информационным входом арифметико-логического блока, второй информационный вход которого соединен с выходом четвертого коммутатора и первым информационным входбм третьего коммутатора, второй информационный вход которого соединен с выходом арифметико-логического блока, отличающееся тем, что, с целью повышения гибкости функционирования, оно содержит блок модификации, содержащий элемент ИЛИ и группу элементов И, первые входы которых соединены с выходом элемента ИЛИ, вторые входы - с управляющим входом устройства, а выходы элемен.тов И группы соединены с вторым информационным входом дешифратора кода микрокоманды, первый и второй входы элемента ИЛИ соединены соответственно с третьим информационным входом устройства и с признаком модификации устройства.

Таблица составлена с учетом совмещения во времени приема данной микрокоманды и вьшолнения предьщущей микрокоманды. При этом при подаче кода микрокоманды 8, С на входы 15 и 16 на входы 15 подаются разряды кода, содержащие адрес К -го РОН,на входы 16,- остальные разряды кода. Одновременно на вход 14 поступает признак модификации, для которого в формате микрокоманды предусматривается дополнительный разряд.

На первом такте работы устройства сигнал 1 с входа 14 поступает чере элемент ИЛИ 12 блока 11 на группу элементов И 13, которые открываются, и в дещифратор 1 кода микрокоманды поступает код А микрокоманды. Во втором такте она вьтолняется, и нулевая информация на входе 17 записьтается в регистр 4. Одновременно в дешифратор 1 поступает код 6 микрокоманды и дешифрируется в нем. Соответственно в третьем такте микрокоманда В выполняется и параллельньй код множимого М записывается с входа 17 в К -и РОН блока 10

35 Одновременно в дешифратор 1 поступает код В микрокоманды, модифицированный в блоке 11 следующим образом. Значение О признака модификации на входе 14 пропускает

40 через элемент ИЛИ 12 информацию с входа 18, на котором в третьем такте содержится О. Элементы И 13 закрываются и взамен адреса к-го РОН в коде 5 на входе 15 блок 11 мо45 дификации передает в дешифратор t- нулевую информацию, определяющую адрес нулевого РОН. При вьшолнении в четвертом такте модифицированной таким образом микрокоманды информа50 Ция с входа 17 О запишется в нулевой РОН.Аналогично в блоке 11 происходит модификация кода С микрокоманды и в зависимости от значения 1 или О разряда М. на

55 входе 17 в ()-M такте в дешифратор 1 поступает адрес к-го или нулевого РОН. Соответственно при выполнении микрокоманды в следующем (n+3-i)-M такте сумма частичных про