Функциональный преобразователь Советский патент 1989 года по МПК G06F7/548 

Изобретение относится к цифровой вычислительной технике и может быт-ь использовано для аппаратной реализации вычисления синусно-косинусных функций, функций вида f Utgoi,+v, координат точки пересечения двух отрезков на плоскости, заданных в декартовой системе координат координатами одной из концевых точек и углом наклона по отношению к одной из осей системы координат или координатами двух концевых точек, и расстояний от концевых точек одного из отрезков до второго отрезка и между концевыми точками отрезков.

Цель изобретения - расширение функциональных возможностей за счет . вычисления синусно-косинусных функций.

1456951

На фиг. 1 представлена блок-схема преобразователя; на фиг. 2 - блок- схема формирования признаков операции.

Функциональный преобразователь содержит блоки 1-4 поворота векторов, блок 5 формирования признаков операций, группы элементов И 6-9, вычита- тбли 10 и 11, множительно-делитель- ные блоки 12 и 13, коммутаторы 14-17, информационные группывходов 18-28пре- образоватсля,входы 29и 30 установки режима работы преобразователя, тактогеры 110 и 111 через элемент И 58 управляют коммутаторами 46 и 47, через которые разрешается подача кода угла 180 из ПЗУ 51 и величины о(., с вхо10

да 121 на сумматор-вычитатель 107, в котором вычисляется величина ot , 180 -ed,. Этим же сигналом разрешается занесение величины oi через группу 88 элементов И в регистр 45. Одновременно с этим триггер 110 через элемент ИЛИ 99 разрешает прохождение синхроимпульсов через элемент И 72 . на вход распределителя 109 импульсов.

вый 31 и установочный 32 входы преоб- 15 Первый импульс с выхода распределиразователя, а также вькоды 33-44 ре-теля 109 импульсов через элемент И 74

зультатов преобразователя.устанавливает триггер 111 в единичное

Блок 5 формирования признаковсостояние, поступает через элемент

операций содержит регистр 45, комму- или 93 на счетчик 102, выход которотаторы 46-50, постоянное запоминающее 20 го связан с ПЗУ 51,и вызывает выборку

устройство, с ПЗУ) 51 , элементы И 5287, группу 88 элементов И, элементы

ИЛИ 89-101, счетчик 102, элементы НЕ

103-106, сумматоры-вычитатели 107 и

108, распределитель 109 импульсов, 25

триггеры 110-116, компараторы 117

и 118, входы 119-130 и выходы 131145.

Блок 5 вырабатывает следующие

налы: управления знаками сумматоров- вычитателей блоков I-4 поворота векторов , прерывания итерационного процесса, разрешения прохождения информации с выходов блоков поворота векторов на вычитатели 10 и 11, с выходов вычитателей на множительно-дели- тельные блоки 12 и 13 и с входов преобразователя на множительнс-делитель- ные блоки через коммутаторы 16 и 17, с выходов мнояси те ль но-делительных блоков на входы блоков поворота век-; торов, указатели, что вычисляется расстояние от концевых точек одного из отрезков до второго отрезка или до концевых точек второго отрезка, вычисления sin«i и coso,, функции ви да f Utgo6+v.

Блок 5 работает в двух режимах следующим образом.

следующего кода из ПЗУ. Триггеры 110 и 111 через элемент И 57 управляют коммутаторами , разрешая прохождение через коммутатор 46 величины ; ci., из регистра 45, через коммутатор

47кода угла 90 из ПЗУ 51 на сумматор-вычитатель 107, через коммутатор

48кода угла 90 и через коммутатор 49 кода угла otj, с входа 126 на

сумматор-вьмитатель 108. Б сумматорах -в ьгчита т елях 107 и 108 вычисляются oi.,-90 и соответственно. Второй импульс с распределителя 109 импульсов через элемент И 75 устанавли35 вает триггер ПО в нулевое состояние, запрещая дальнейшее прохождение синхроимпульсов с входа 127 на распределитель 109 импульсов, и устанавливает триггер 113 через элемент ИЛИ 89 в

40 единичное состояние. Триггеры 111 и 113 через элемент И 61 управляют коммутаторами 46-49, разрешая прохождение через коммутаторы 46 и 49 результатов с выходов с умма то ров-в ьгчита те45 лей 107 и 108 соответственно на их входы, через коммутаторы 47 и 48 разрешается прохождение кодов из ПЗУ 51 на входы сумматоров-вычитателей 107 и 108. Триггер ПЗчерез элемент ИЛИ

Перед началом работы как в первом, QQ 92 разрешает прохождение синхроим- так и во втором режиме триггеры 110- пульсов через элемент И 56 на элемент 116 устанавливаются в нулевое состоя- ИЛИ 93, а затем, на счетчик 102 ние (цепи сброса триггеров 110-116 на фиг.2 не показаны). В первом режиме по сигналу Пуск, поступающему на вход 129, триггер 110 уста55

затем. на счетчик i U2 и на блоки поворота векторов через вькод 138. Это приводит к возникновению итерационного процесса поворота векторов в блоках 2 и 4 поворота вектонавливается в единичное состояние, при этом величина l/K заносится в блоки 2 и 4 поворота векторов. Триггеры 110 и 111 через элемент И 58 управляют коммутаторами 46 и 47, через которые разрешается подача кода угла 180 из ПЗУ 51 и величины о(., с вхого связан с ПЗУ 51,и вызывает выборку

следующего кода из ПЗУ. Триггеры 110 и 111 через элемент И 57 управляют коммутаторами , разрешая прохождение через коммутатор 46 величины ci., из регистра 45, через коммутатор

47кода угла 90 из ПЗУ 51 на сумматор-вычитатель 107, через коммутатор

48кода угла 90 и через коммутатор 49 кода угла otj, с входа 126 на

сумматор-вьмитатель 108. Б сумматорах -в ьгчита т елях 107 и 108 вычисляются oi.,-90 и соответственно. Второй импульс с распределителя 109 импульсов через элемент И 75 устанавливает триггер ПО в нулевое состояние, запрещая дальнейшее прохождение синхроимпульсов с входа 127 на распределитель 109 импульсов, и устанавливает триггер 113 через элемент ИЛИ 89 в

единичное состояние. Триггеры 111 и 113 через элемент И 61 управляют коммутаторами 46-49, разрешая прохождение через коммутаторы 46 и 49 результатов с выходов с умма то ров-в ьгчита телей 107 и 108 соответственно на их входы, через коммутаторы 47 и 48 разрешается прохождение кодов из ПЗУ 51 а входы сумматоров-вычитателей 107 и 108. Триггер ПЗчерез элемент ИЛИ

92 разрешает прохождение синхроим- ульсов через элемент И 56 на элемент ЛИ 93, а затем, на счетчик 102

QQ 92 разрешает прохождение синхроим- пульсов через элемент И 56 на элемен ИЛИ 93, а затем, на счетчик 102

55

затем. на счетчик i U2 и на блоки поворота векторов через вькод 138. Это приводит к возникновению итерационного процесса поворота векторов в блоках 2 и 4 поворота векторов. На вьЬсодах знакового разряда сумматоров-вычитателей 107 и 108 формируются сигналы управления q; знака10

ся сигнал, поступающий с выхода элемента И 70 на выход 135, по которому в множительно-делительных блоках про изводятся операции суммирования данных,- полученных в результате проведения итерационных процессов в множительно -делительных блоках 12 и 13 с величинами У4 и у соответственно. Одновременно вырабатывается сигнал, разрешающий их прохождение через коммутаторы 16 и 17, который подается через элемент И 71 на выход 136. Сигнал с выхода элемента И 70 уста- 15 навливает триггер 112 в нулевое состояний, запрещая поступление синхроимпульсов на счетчик 102 и блоки 12 и 13. Распределитель 109 импульсов вырабатывает шестой импульс, который поступает на выход 139, указывая на вычисление функции вида f Utg«6+v, обнуляет счетчик 102 и устанавливает триггеры 113 и 114 в един11Чное состояние через элементы ИЛИ 89 и 90. Н 25 выходе 133 появляется сигнал, которы разрешает занесение в блоки 1-4 пово рота векторов данных и у,-У4 J

ми сумматоров-вычитателей блоков поворота векторов, которые через элементы НЕ 103, И 65, ИЛИ 96 и НЕ 104, И 67, ИЛИ 97 поступают на блоки 2 и 4 поворота векторов соответственно. Управление операцией в сумматорах-вы- .читателях 107 и 108 производится подачей знакового разряда результата на управляющие входы сумматоров-вычитателей 107 и 108 через элементы И 62 и 63 соответственно. После проведения п итерационных шагов на элементе И 69 формируется сигнал, который устанавливает триггеры 111 и 113 в нулевое состояние, запрещая тем самым прохождение синхроимпульсов на счетчик 102 и прерывая итерационный процесс в блоках 2 .и 4 поворота векторов. Одновременно этот же сигнал, проходя через элементы И 73 и ИЛИ 99 на элемент И 72, разрешает прохождение синхроимпульсов на распределитель 109 импульсов, вырабатывающий третий импульс, который через элементы И 76 и ИЛИ 100 поступает в множительно- делительные блоки 12 и 13 через выход 140. Этот же сигнал через элемент И 86 поступает через выход 42 на коммутаторы 16 и 17 функционально- 30 Уг заносятся через коммутатор 15, а

20

У() Х4 Уц поступают с входов функционального преобразователя, х.

XJ, УЗ - через коммутатор 14. Тригге 113 разрешает через элемент ИЛИ 92 прохождение синхроимпульсов через элементы И 56 и ИЛИ 93 на счетчик 102 и через выход 138 на шину прерывания итерационного процесса. Это приводит к возникновению -итерационного процесса в блоках 1-4 поворота векторов. Информация ч,|

го преобразователя, разрешая занесение в множительно-делительные блоки 12 и 13 величин Х4,х,,созоб| и х ,х , соответственно . По этому же сигналу в блоках 12 и 13 вычисляется величина ,. Четвертый импульс с распределителя 109 импульсов через элементы И 80 и ИЛИ 101 поступает на выход 141, разрешая вычисление в множительно-делительных блоках 12 и 13 величин | -cosei, + () и AQ -со5о 5:+(х4-х ) соответственно .

35

XJ, УЗ - через коммутатор 14. Триггер 113 разрешает через элемент ИЛИ 92 прохождение синхроимпульсов через элементы И 56 и ИЛИ 93 на счетчик 102 и через выход 138 на шину прерывания итерационного процесса. Это приводит к возникновению -итерационного процесса в блоках 1-4 поворота векторов. Информация ч,|

40

С выходов соответствующих блоков поворота векторов через входы 122 и 124 и коммутаторы 48 и 49, управляемые через элемент И 54, поступает на входы сумматора-вычитателя 108. На выходе знакового разряда сумматора- вычитателя 108 формируется сигнал управления q; знаков сумматоров-вычитателей блока поворота векторов, который через элементы И 68 и ИЛИ 97 поступа12 в единичное 50 выход 132, а также через эле- запрещая дальнейшее про-менты И 66 и ИЛИ 96 на выход 13.

После проведения п итерационньк шагов на элементе И 69 формируется сигнал, который устанавливает триггер 113 в ну;1евое состояние, а на элементе И 73 формируется сигнал разрешения прохождения синхроимпульсов через элемент И 72 на распределитель 109 импульсов. Первый импульс через злеменЭтот же импульс через элемент И 87 поступает на выход 143, разрешая прохождение через коммутаторы 16 и 17 45 величин sinoi i и siuixij на множительно- делительные блоки 12 и 13. Пятый нм- пульс с распределителя 109 импульсов через элементы И 79 и ИЛИ 94 устанавливает триггер состояние,

хождение синхроимпульсов на распределитель 109 импульсов и разрешая через элементы ИЛИ 92 и И 56 прохождение синхроимпульсов на счетчик 102 и в : множителъно-делнтельль е блоки, в которых начинается итерационный процесс. После того, как в счетчике 102 зафиксировано число 2п, вырабатывает55

10

569516

ся сигнал, поступающий с выхода элемента И 70 на выход 135, по которому в множительно-делительных блоках производятся операции суммирования данных,- полученных в результате проведения итерационных процессов в множительно -делительных блоках 12 и 13 с величинами У4 и у соответственно. Одновременно вырабатывается сигнал, разрешающий их прохождение через коммутаторы 16 и 17, который подается через элемент И 71 на выход 136. Сигнал с выхода элемента И 70 уста- 15 навливает триггер 112 в нулевое состояний, запрещая поступление синхроимпульсов на счетчик 102 и блоки 12 и 13. Распределитель 109 импульсов вырабатывает шестой импульс, который поступает на выход 139, указывая на вычисление функции вида f Utg«6+v, обнуляет счетчик 102 и устанавливает триггеры 113 и 114 в един11Чное состояние через элементы ИЛИ 89 и 90. На 25 выходе 133 появляется сигнал, который разрешает занесение в блоки 1-4 поворота векторов данных и у,-У4 J

30 Уг заносятся через коммутатор 15, а

20

Уг заносятся через коммутатор 15, а

У() Х4 Уц поступают с входов функционального преобразователя, х.

Уг заносятся через коммутатор 15, а

XJ, УЗ - через коммутатор 14. Триггер 113 разрешает через элемент ИЛИ 92 прохождение синхроимпульсов через элементы И 56 и ИЛИ 93 на счетчик 102 и через выход 138 на шину прерывания итерационного процесса. Это приводит к возникновению -итерационного процесса в блоках 1-4 поворота векторов. Информация ч,|

ты И 78 и ИЛИ 98 поступает на выход 137 и разрешает прохождение информации с выходов блоков поворота векторов на вычитатели преобразователя. Этот же импульс разрешает прохозвдение информации у и У4,„., с входов 125 и 120, информации y,„. с входа 123 через коммутатор 50 на компараторы 1Г7 и 118. Состояние выходов компа 1

10

через элементы И 82 и ИЛИ 101 поступает на вь.1ход 141 и управляет выполнением операции вычитания величины Zj. из величины Л и в множительно-дели тельных блоках преобразователя. Четвертый синхроимпульс с выхода распределителя 109 импульсов устанавливает через элементы И 83 и ИЛИ 94 триггер 112 в единичное состояние, при этом через элемент ИЛИ 92 открывается элемент И 56 и начинаются ите рационные процессы в блоках поворота вектора и множитель но-делительньк б ло

раторов 117 и 118 У,„.,у,,,., ; у,„.,

У|,пч 5 У,.п-,У4,п-1 J У(.и.,У4и-1 анализируется элементами И 59 и 60 и элементом ИЛИ 96. Если не выполняется

условие У,г,,п.,., , то на выходе 15ках.Информация у,j ;у, (j п, 2аН )

элемента НЕ 106 форм ируется. сигнал,с выходов соотв етств ующих блоустанавливающий через элемент И 84ков поворота векторов через входы

триггер 115 в единичное состояние,123 и 125 и коммутаторы 48 и 49, упи на выходе 144 формируется сигнал,равляемые элементом И 55, поступает

указьшающий, что вычисляется расетоя-20на входы сумматора-вычитателя 108, ние от одной из концевых точек (точки М,) одного из отрезков (отрезка М,М) до одной из концевых точек

3 т « f--b- -«. j .jjic.i j.c;ri,x Dt jTi j y И i Ull l J

ли условие У,,„.,У.,и-1 выполняет-25поступает на выход 132. Одновремен- ся, то триггер 115 остается в нуле-но информация у ,у . (, 2 n-V) BOM состоянии. Второй синхроимпульс .с вьпсодов соответствующих блоков с выхода распределителя 109 импуль-поворота векторов через входы 119 сов через элементы И 81 и ИЛИ 100и 120 и коммутаторы 46 и 47, управ- поступает на выход 140, разрешая про-30ляемые элементом И 55, поступает на хождение информации z,,z с выходоввходы сумматора-вычитателя 107, где вычитателей функционального преобразователя и информации х,х,у,у на множительно-делительные блоки, и одновременно устанавливает соответствую- скоторый через элементы И 64 и ИЛИ 96 щий режим работы сумматоров-вычитате-поступает на выход 131. Информацион- лей множительно-делительных блоков.

где формируется сигнал управления знаком сумматоров-вычитателей соответствующих блоков поворота векторов который через элементы И 69 и ИЛИ 97

формируется сигнал q . управления знаком сумматоров-вычитателей соответствующих блоков поворота векторов.

Это же синхроимпульс разрешает прохождение информации у,„., и у , с входов 125 и 120 и информации у,„. 40 с входа 119 через коммутатор 50 на компараторы 117 и 118. Состояние выходов компараторов 117 и 118 у- 2:

-У,пм 5 п-,„-, ; У«. . .пч анализируется элементами де И 59 и ЬО и элементом ИЛИ 95. Если не вьиолняется условие у. УЧ. выходе элемента НЕ 106 формируется сигнал, устанавливающий через элемент И 85 триггер 116 в единичное состояние, и на выходе 145 формрфуется сигнал, указывающий, что вычисляется расстояние от второй концевой точки Mj отрезка М.И до второй концевой точки N4 отрезка . Если условие У,,„.,У,.,5У4,г,- эыполня- ется, то триггер 116 остается в нулевом состоянии. Третий синхроимпульс с выхода распределителя 109 импульсов

ный процесс заканчивается после того, как в счетчике 102 зафиксировано число 2п итерационных шагов. При этом на выходе .элемента И 70 формируется сигнал, разрешающий прохождение информации X,,у с входов функционального преобразователя на множительно-делительные блоки и устанавливающий режим суммиройания сумматоров-вычитателей множительно-делительных блоков. Этот же сигнал через элемент ИЛИ 98 разрешает прохождение информации на входы вычитателей функционального преобразователя и устанавливает триггер 112 в нулевое состояние.

Во втором режиме в блоке 5 по сигналу Пуск, поступающему на вход 129, триггеры I13 -и 114 устанавливаются в единичное состояние через элементы И 53 и ИЛИ, 89 и 90 соответственно. При этом координаты точек М(Ма.М5 и М заносятся в блоки по0

через элементы И 82 и ИЛИ 101 поступает на вь.1ход 141 и управляет выполнением операции вычитания величины Zj. из величины Л и в множительно-делительных блоках преобразователя. Четвертый синхроимпульс с выхода распределителя 109 импульсов устанавливает через элементы И 83 и ИЛИ 94 триггер 112 в единичное состояние, при этом через элемент ИЛИ 92 открывается элемент И 56 и начинаются итерационные процессы в блоках поворота вектора и множитель но-делительньк б ло5ках.Информация у,j ;у, (j п, 2аН )

на входы сумматора-вычитателя 108,

« f--b- -«. j .jjic.i j.c;ri,x Dt jTi j y И i Ull l J

поступает на выход 132. Одновремен- но информация у ,у . (, 2 n-V) с вьпсодов соответствующих блоков поворота векторов через входы 119 и 120 и коммутаторы 46 и 47, управ- ляемые элементом И 55, поступает на входы сумматора-вычитателя 107, где который через элементы И 64 и ИЛИ 96 поступает на выход 131. Информацион-

где формируется сигнал управления знаком сумматоров-вычитателей соответствующих блоков поворота векторов который через элементы И 69 и ИЛИ 97

поступает на выход 132. Одновремен- но информация у ,у . (, 2 n-V) с вьпсодов соответствующих блоков поворота векторов через входы 119 и 120 и коммутаторы 46 и 47, управ- ляемые элементом И 55, поступает на входы сумматора-вычитателя 107, где который через элементы И 64 и ИЛИ 96 поступает на выход 131. Информацион-

формируется сигнал q . управления знаком сумматоров-вычитателей соответствующих блоков поворота векторов.

поступает на выход 132. Одновремен- но информация у ,у . (, 2 n-V) с вьпсодов соответствующих блоков поворота векторов через входы 119 и 120 и коммутаторы 46 и 47, управ- ляемые элементом И 55, поступает на входы сумматора-вычитателя 107, где который через элементы И 64 и ИЛИ 96 поступает на выход 131. Информацион-

ный процесс заканчивается после того, как в счетчике 102 зафиксировано число 2п итерационных шагов. При этом на выходе .элемента И 70 формируется сигнал, разрешающий прохождение информации X,,у с входов функционального преобразователя на множительно-делительные блоки и устанавливающий режим суммиройания сумматоров-вычитателей множительно-делительных блоков. Этот же сигнал через элемент ИЛИ 98 разрешает прохождение информации на входы вычитателей функционального преобразователя и устанавливает триггер 112 в нулевое состояние.

Во втором режиме в блоке 5 по сигналу Пуск, поступающему на вход 129, триггеры I13 -и 114 устанавливаются в единичное состояние через элементы И 53 и ИЛИ, 89 и 90 соответственно. При этом координаты точек М(Ма.М5 и М заносятся в блоки по91456951)0

ворота векторов. Триггер 113 разре-и 81 и ИЛИ 100 поступает на выход

140, разрешая прохождение информации z ,z с выходов вьгчитателей функцио- 5 нального преобразователя и информации х,,х,,,у ,у с его входов на мно- жительно-делительные блоки, и одновременно устанавливает соответствующий режим работы сумматоров-вьгчитатешает через элемент ИЛИ 92 прохождение синхроимпульсов с входа 127 через элемент И 56 на элемент ИЛИ 93 и на счетчик 102 шагов и через выход 138 на шину прерьшания итерационного процесса. Это приводит к возникновению итерационного процесса поворота векторов в блоках поворота векторов. Ин- ю лей множительно-делительных блоков.

Этот же синхроимпульс через элемент И 81 разрешает прохождение информации

УЗ,П- i l.n-i входов 125 и 120 и информац иг. , с входа 119 через

15 коммутатор 50 на компараторы 117 и 118. Состояние выходов компараторов 117 и ,йУз,-. ;у,,,ьу,,,., ; . y-z.n-..n-i y.N-.y.n-, анализируется элементами М 59 и 60 и элементом

20 ИЛИ 95, Если не выполняется условие

У,,„.,2У5.п.,&У4,п-1 г° 3 выходе элемента НЕ 106 формируется сигнал, устанавливающий через элемент И 85 триггер 116 в единичное состояние, и на ных шагов на элементе И 69 формирует- 25 выходе 145 формируется сигнал, указы- ся сигнал, который устанавливает триг- вающий, что вычисляется расстояние от гер 113 в нулевое состояние и «iepesвторой концевой точки М отрезка ,

элементы И 73, ИЛИ 99 и И 72 разреша- до второй концевой точки М отрезка ет прохождение синхроимпульсов с вхо- . Если условие у 2У да 127 на распределитель 109 импуль- 30 вьтолняётся, то триггер 1 1 б остаемся

формация Xj. и с выходов соответствующих блоков поворота векторов через входы 122 и 124 и коммутаторы 48 и 49, управляемые через элемент И 54, поступает на входы сумматора- вычитателя 108. На выходе знакового разряда сумматора-вычитателя 108 формируется сигнал управления q знаком сумматоров-вычитателей блоков поворота векторов, который через элементы И 68, ИЛИ 97 и выход 132, а также через элементы И 66, ИЛИ 96 и выход 131 поступает на блоки поворота векторов. После проведения п итерационсов. Первый из них через элементы И 78 и ИЛИ 98 поступает на выход 137 и разрешает прохождение информации с вьрсодов блоков поворота векторов на вычитатели преобразователя. Этот же импульс с элемента И 78 разрешает прохождение информации у У4п-1 входов 125 и 120 и информации У,., с входов 123 через коммутатор 50 на компараторы 117 и 118. Состояние выходов компараторов 117 и 118 у .. 5

Уз,п-1 У4.,ф Угп-,5У4.п-1 Л У«,п.1 У4п-1 анализируется элементами И 59 и 60 и элементом ИЛИ 95. Если- не выполняется условие Уа У,,., : У м-1 ° выходе элемента НЕ 106

в нулевом состоянии. Третий синхроимпульс с вькбда распределителя 109 импульсов через элементы И 82 и ИЛИ 101 и выход 14 управляет выпол35 нением операции вычитания величины иэ величины д и в множительно-делительных блоках преобразователя, Чет- вертьй синхроимпульс через элементы И 83 и ИЛИ 94 устанавливает триггер

40 112 в единичное состояние. При этом через элемент ИЛИ 92 открывается элемент И 56 и начинаются второй итерационный процесс в блоках поворота векторов и итерационный процесс в

45 множительно-делительных блоках. Информация у. ,y,j (,2n-) с выхо- формируется сигнал, устанавливающийдов соответствующих блоков поворота

через элемент И 84 триггер 115 в еди- векторов через входы 123 и 125 и ничное состояние, и на выходе 144,коммутаторы 48 и 49, управляемые

формируется сигнал, указывающий, что 50 через элемент И 55,поступает на вхо- вычисляется расстояние от одной из концевых точек (точки М) одного из отрезков (отрезка ) до одной из

концевых точек (точки М) второго отрезка . Если условие y.n-iS

Ущ-.гУ,

4. «-

выполняется, то- триггер

115 остается в нулевом состоянии. Второй синхроимпульс с выхода распределителя 109 импульсов через элементы

ды сумматора-вычитателя 108, где формируется сигнал q управления знаком сумматоров-вычитателей соответствующих блоков поворота векторов, Одг 55 повременно информация у ,У : Сj п,2п-1) с выходов соответствующих блоков поворота векторов через входы 119 и 120 и коммутаторы 46 и 47 управляемые через элемент И 55, по140, разрешая прохождение информации z ,z с выходов вьгчитателей функцио- нального преобразователя и информации х,,х,,,у ,у с его входов на мно- жительно-делительные блоки, и одновременно устанавливает соответствующий режим работы сумматоров-вьгчитателей множительно-делительных блоков.

в нулевом состоянии. Третий синхроимпульс с вькбда распределителя 109 импульсов через элементы И 82 и ИЛИ 101 и выход 14 управляет выполнением операции вычитания величины иэ величины д и в множительно-делительных блоках преобразователя, Чет- вертьй синхроимпульс через элементы И 83 и ИЛИ 94 устанавливает триггер

112 в единичное состояние. При этом через элемент ИЛИ 92 открывается элемент И 56 и начинаются второй итерационный процесс в блоках поворота векторов и итерационный процесс в

ножительно-делительных блоках. Ин 50 через элемент И 55,поступает на вхо-

ды сумматора-вычитателя 108, где формируется сигнал q управления знаком сумматоров-вычитателей соответствующих блоков поворота векторов, Одг 55 повременно информация у ,У : Сj п,2п-1) с выходов соответствующих блоков поворота векторов через входы 119 и 120 и коммутаторы 46 и 47 управляемые через элемент И 55, поступает на входы сумматора-вычитате- ля 107, где формируется сигнал q . управления знаком сумматоров-вычита- телей соответствующих блоков поворота векторов, который через элементы И 64 и ИЛИ 96 поступает на выход 131 ,

Второй итерационный процесс заканчивается после того, как в счетчике 102 зафиксировано число 2п итерацион-tO ных шагов. При этом на выходе элемента И 70 формируется сигнал, разрешающий прохождение -информации х, у, с входов функционального преобразователя на множительно-делительные блоки .15 и устанавливающий режим суммирования сумматоров-вычитателей множительно- делительных блоков. Этот же сигнал через элемент ИЛИ 98 разрешает прохожение информации на входы вычитателей 20 функционального преобразователя и устанавливает в нулевое состояние триггер 112.

Функциональный преобразователь работает в двух режимах.25

В первом режиме вычисляются координаты точки пересечения двух отрезков, заданных координатами из концевых точек и углом наклона по отношению к одной из осей системы коорди- 30 нат (например ОХ), синусно-косинус- ные функции, функции внца f Utgot+v, расстояние от концевых точек одного КЗ отрезков до второго отрезка или о линии, являющейся его продолжени-- ем, и между концевыми точками отрезков. Во втором режиме вычисляются

о

координаты точки пересечения двух отрезков , заданных координатами двух концевых точек, расстояния от конце- 40 вых точек одного из отрезков до второго отрезка или до линии, являющейся его продолжением, и между концевыми точками отрезков.

Первый режим. В блоке 5 предвари- дс тельно вычисляется угол otj 180°- ty.

j - . 1

К,

35

Затем величина

й

fn(1.2-)

с входа 28 функционального преобразователя через коммутаторы 14 и 15 заносится в блоки 2 и 4 поворота векторов соответственно. Одновременно в блоке 5 вырабатывается сигнал, указывающий на то, что вычисляются функции sinciH co sоб углов oi и cd. Этот сигнал по .-тупает на выход 39 функционального лреобразователя. В блоках 2 и 4 поворота вектора производится

50

55

итерационньй процесс, направленный на расположение вектора R с координатами (О, -) под углом oi, относи л

тельно оси ОХ и под углом ct относительно оси OY, Оба итерационных процесса проводятся одновременно по алгоритму

m.l -Х„;.., 2- M.i Ут,-1 ,i-, 2 Г+. J,C,i 0;

где

Ч;

-1. ,OJ .

, п-1; j,- 0 -Zqiarctgei

tO15 20

5

0

0

с

5

0

5

,2;

0, ог,, Эг « 2Последняя итерация характеризуется минимальным значением , при достижении кото)ого блок 5 вырабатывает сигнал прерывания процесса поворота векторов. При этом на выходе блока 2 поворота в.ектора фиксируется значение cosei,, а на выходе - Уу; -sinci,, на выходе х,; блока 4 поворота вектора фиксируется cosoi,, а на выходе - у,,; -sinoi. Значения

cos«/,, sineij; cosfi, sinci подаются

на выходы 33,34,44 и 43 функционального преобразователя соответственно. Далее блок 5 управления вырабатывает сигнал, разрешающий прохояздение информации X., , X , с входов 24 и 18 функционального преобразователя, cos oi с выхода блока 4 поворота вектора через коммутатор 17 на множительно-де- лительный блок 13; х,х с входов 24 и 18 фукнциональйого преобразователя, cos oi с выхода блока 2 поворота вектора через коммутатор 16 на множительно-делительный блок 12. В блоках 12 и 13 одновременно по этому сигналу вычисляется величина . Затем блок 5 вырабатывает сигнал, разрешающий прохождение через коммутатор 16 с выхода блока 2 поворота вектора величины , на множитель- но-делительный блок 12, ас выхода блока 4 поворота вектора - величины sineij через коммутатор 17 на множи- тельно-делительный блок 13 и разрешающий вычисление в блоках 12 и 13

(,) и /5o -coso :2- -(x4--x) соответственно. Далее блок 5 управ13

ления снимает сигнал прерывания итерационного процесса и в множительно- делительных блоках 12 и 13 начинается итерационный цикл реализации множит ельно -делительных операций, направленный на устремление соответствующих этим блокам величин и , и о«

.ji; к нулю, в , результате чего соответствующие величины gl ид устремляются к величинам g (x4-x, )( )rsin«e,/cosoi., и g (, )sin H2/cosei соответственно. Последняя итерация характеризуется минимальными значениями величин и (i- sO, при достижении которых блок 5 вырабатыва- ет сигнал прерьшания итерационного цикла в множительно-делительных блоках 12 и 13. Этот же сигнал разрешает прохождение информации Уд,у с входов 25 и 19 функционального преобразователя на блоки 12 и 13 соответственно, на выходах 36 и 41 которых формируются соответственно величины координат у и у. точек М- и М,

(х4-х )sint, cosoi(Х4 -Х,)51 П(/г

со sod 2

а на выходе 40 преобразователя появляется сигнал, указывающий на вычисление функции вида (,+v. Затем координаты концевых точек М,(х,у) и М2(х,у) первого отрезка поступают в блоки 1 и 4 поворота векторов соответственно. Координаты х, и у поступают с входов 18 и 9 функционального преобразователя, координаты X 4 и y,j - с входа 24 функционального преобразователя и выхода множительно- делительного блока 13 соответственно через коммутатор 15. Координаты концевых точек M5(x,,yj) и М(х,у) поступают в блоки 2 и 3 поворота векторов; координаты х и у поступают с входов 24 и 25 функционального преобразователя, а х, м:и у, с входа 18 функционального преобразовате- ля и выхода множительно-делительного блока 12 соответственно через коммутатор 14. В блоках 1-4 поворота векторов производится итерационный процесс одновременного поворота векторов

ОМ,ОМ2,ОМз и ОМ4 на угол с, определяемый равенством проекций точек Мз и М4 на одну из осей координат (на45695114

пример, на ось ОХ) по алгоритму Вол- дера

m,it(

.; ч. Ут,; 2

Ут1Ч, Ут.) Ч, х . 2

-(i+0 -d + i)

где х,,,; у,,о У, ; У.,,, Уг.

5 УЗ, , Уо,

чг

+ 1. З;гг0; .

..-X, ;

- 1 4.1 Э.

-I,

5

0

5

0

0

5

5 0 5

,та-1; ,4.

Последняя итерация характеризуется минимальным значением j,, при достижении которого блок 5 управления вырабатывает сигнал прерывания процесса поворота векторов. При этом взаимное расположение проекций всех четырех точек M,,M,j.,M, и Ч на ось OY определяется парой из двенадцати неравенств у,Е у,$ у ; у,2-У4 $У, 5

у,гу,у,; У)У2гУ4;

Эти неравенства анализируются в блоке 5 управления. Если имеют место одно из неравенств первой пары , У оцно из неравенств четвертой пары , то на выходах 37 и 38 функционального преобразователя присутствует комбинация сигналов, указывающая, что после окончания итерационного цикла вычисляются расстояния z и Zy от концевых точек М, и Mj отрезка М,Ч до отрезка . Если имеют место одно из неравенств первой пары У.5У, 5У4 и одно из неравенств либо пятой пары либо шестой пары y. то на выходах 37 и 38 функционального преобразователя формируется кодмбинация сигналов, указываютцая, что вычисляются расстояние z, от концевой точки М отрезка М,Mj до отрезка MjM и расстояние .j от концевой точки М отрезка до прямой, являющейся продолжением отрезка MjM4. Если имеют место одно из неравенств четвертой пары Уз У25:У4 оцно из нера- . венств либо второй пары У, либо третьей пары У, ° ходах 37 и 38 функционального преобразователя формируется комбинация сигналов, указывающая что вычисляются расстояние z от концевой точки М, отрезка M,Mj до отрезка MjM

и

z от концевой точки Mj отрезка до прямой, являющейся дродолжением отрезка , Если не

расстояние

151

имеют места ни одно из неравенств первой пары ,5;У4 одно из неравенств четвертой пары .Уй то на выходах 37 и 38 функционального преобразователя формируется комбинация сигналов, указывающая, что вычисляются расстояния Z, и Zj от концевых точек М,- и Mj отрезка М,М до линии, являющейся продолжением отрезка М.,М4 .

Во время анализа неравенства блок 5 выраба-1-1зшает сигнал, разрешающий прохождение информации и х с выходов блоков поворота векторов через группы элементов И 6 и 7 на входы вычитателей 10, где вычисляется расстояние z, ,,; ( от концевой точки М, отрезка М,М2 до отрезка MjM или до прямой, являющейся продолжением .отрезка МзМц. Этот же сигнал разрешает прохождение информации х,; и с выходов блоков 4 и 3 поворота векторов через группы элементов И 8 и 9 на входы вычитателя 15 где вычисляется расстояние , I от концевой точки Mj отрезка до- отрезка М,М4 или до прямой МэМ, являющейся продолжением отрезка Цалее блок 5 вырабатывает сигнал, разрешающий прохождение информации Z, и z с выходов вычита- телей 10 и П и информации х,к, у,,У2 на множительно-делительные блоки 12 и 13; х и у подаются с входов 18 и 19 функционального преобразователя, а Ко и у подаются через коммутатор 15 с входа 24 функционального преобразователя и выхо- да множительно-делительного блока 13 В блоках 12 и .13 одновременно вычисляются вел1-1чины: д 2-х ,, в первом и йу-Уд-у, , во втором. Затем блок 5 вырабатывает сигнал, разрешающий вычисления в множитель но -делительных блоках 12 и 13 величин и .+uy соответственно. Далее блок 5 снимает сигнал прерывания итерационного процесса, в результате чего в блоках 1-4 поворота векторов начинается второй итерационный цикл, направленный на совмещение проекций точек Mj и Mj, MX. и М. При этом операторы поворота ql и q определяются .знаками разносО J

тей jj у,,) -y,j и .; -соот- ветственно, а в качестве начальных условий-х и у„Qберутся те, что

получены в конце первого итерационного цикла. Одновременно в множитель- но-делительньк блоках 12 и 13 начи- g ется итерационный цикл реализации множительно-делительных операций, направленный на устремление соответствующих этим блокам величин /З и

а

р, К нулю, в результате чего соответ- 10 ствующие величины и g устремляются к величинам .z,/Zg. и R iy-,z, /Zj. соответственно. Последняя итерация характеризуется минимальными значениями величин 1; гО, ,

,(гjj

15 И , при достижении которых блок 5 вырабатывает сигнал прерывания итерационного цикла в множительно-делительных блоках 12 и 13. По зтому же сигналу информация х,. и

20 Xjj с выходов блоков 1 и 2 поворота векторов через группы логических элементов И 6 и 7 поступает на вычи- татель 10, на выходе 35 которого формируется величина Z| /Xj--x ;/

25 расстояния от концевой точки М, отрезка MjM до концевой точки Мз отрезка MjM. Этот же .сигнал разрешает прохождение информации , через группы логических элементов .

30 И 8 и 9 на вычитатель 11, на выходе 42 которого Формируется величина

расстояния z,j Xjj--x.jl от концевой

точки MJ отрезка М,М до концевой точки Mj| отрезка MjM. Кроме того, этот же сигнал разрешает прохождение с входов 18 и 19 функционального преобразователя информации X,у через коммутаторы 16 и 17 на блоки 12 и

13,на выходах 36 и 41 которых форми- соответственно величины координат точки Мд(Хр,у) пересечения двух отрезков ,

х„-х,+йх z,

, .

Второй режим. Координаты концевых точек М,(х,,у, ) и M,j(x,j,y,2) первого отрезка поступают через в ходы 1-8-21 в блоки 1 и 4 поворота вектора соответственно, причем X 2 и у поступают в блок 4 поворота вектора через коммутатор 15, а координаты концевых точек МзСхз,у,) иМ(х4,у4) поступают через входы 22-25 в блоки 2 и 3 поворота вектора, х,,у поступают в блок 2 поворота вектора через коммутатор

14.В блоках 1-4 поворота вектора производится итерационный процесс

поворота векторов ОМ,, ОМ, ОМ,, ОМ на угол q) , определяемый равенством проекций точек М , и М на одну из осей координат (например, на ось ОХ) по алгоритму Волдера

Г,,Ч, Х„;+Ч;У„,

1 у - у --ох

l- m.i + t 4i .i (

гдеГ+1 , j;iO;

4i ,

-1.

Ji X4;, x.; ; ,n-l.

Последняя итерация характеризуетс минимальным значением j,.O, при достижении которого блок 5 вырабатывает сигнал прерьшания процесса поворота вектора. При этом взаимное расположение проекций всех четырех точек M. М на ось OY определяется парой из /двенадцати неравенств

,5У4; у,5У,2У,;

.У4 ; Зти неравенства анализируются в блоке 5. Если имеют место одно из неравенств первой пары ,5.У4 одно из неравенств четвертой пары У,, то на выходах 37 и 38 функционального преобразователя присутствует комбинация сигна- лов, указывающая, что после окончания первого итерационного цикла вычисляются расстояния Z, и Zj от концевых точек М, и Mj отрезка M,M,j до отрезка MjM. Если имеют место одно из неравенств первой пары , у и одно из неравенств либо пятой пары либо шестой пары , то на выходах 37 и 38 функционального преобразователя формируется кбм- бинация сигналов, указывающая, что вычисляются расстояние z, от конце- .вой точки М( отрезка М, M/i до отрезка MjM и расстояние Zj от концевой T04KJ1 М отрезка MiM до прямой, яв- ляющейся продолжением отрезка MjMx. Если имеют место одно из неравенств четвертой пары , и одно из неравенств либо второй пары либо третьей пары , то на выходах 37 и 38 функционального пре- образователя формируется комбинация сигналов, указывающая, что вычисляются расстояние z от концевой точки М2 отрезка MjM до отрезка MjM и расстояние z, от конг1евой точки отрезка М до прямой, являющейся продолжением отрезка . Если не име- ют места ни одно из неравенств первой

пары У, У, ;У4 и ни одно из неравенст четвертой пары , то на выходах 37 и 38 функционального преобразователя формируется комбинация сигналов, указывающая, что вычисляются расстояния Z, и Z2. от концевых точек М, и.М отрезка M,Mj, до линии, являющейся продолжением отрезка М,М.

Во время анализа неравенства блок 5 вырабатывает сигнал, разрешаю ций прохождение ии-)Ормации и х, с выходов блока поворота векторов чере группы элементов И 6 и 7 на входы вычитателя 10, где вычисляется расстояние Z, /У. ; -Х ; / от КОНЦевОЙ ТОЧКИ М отрезка М, отрезка ипи до прямой, являющейся продолжением отрезка . Этот же сигнал разрешает прохождение информации х.; и с выходов блоков 4 и 3 поворота векторов через группы элементов И 8 и 9 на входы вычитателя 11, гце вычисляется расстояние z f х ,-х ; f от концевой точки М отрезка М, М, до отрезка или до прямой , являющейся продолжением отрезка. Далее блок 5 вырабатывает сигнал, разрешающий прохождение информации z и Zj с выходов вычитателей 10 и 11 и информации X, ,х.,,у, ,y,j, на множи- тельно-делительные блоки 12 и 13; X и у, подаются с входов 18 и 19 фу: кционального преобразователя, а подаются через коммутатор 15 с входов 20 и 21 функционального преобразователя. В блоках 12 и 13 одновременно вычисляются величины:йх x.i-x, и Zg.z,+z в первом и ,2-у, и Z2.z,+Z2 во втором. Затем блок 5 вырабатывает сигнал, разрешающий вычисление н множительно-делительных блоках 12 и 13 величин .,.+Ax и (о 22.+ЛУ соответственно. Цалее блок 5 снимает сигнал прерывания итерационного процесса, в результате чего в блоках 1-4 поворота векторов начинается второй итерационный цикл, направленный на совмещение проекций точек М, и Mj,M,j и М. При этом опера- торы поворота g и s. определяются

знаками разностей il у -v и i

j - .«.j - зо - j

- 2,j 4 i соответственно, a в качестве нача льных условий х и у берутся те, что получены в конце первого итерационного цикла. Одновременно в множительно-делительных блоках 12 и 13 начинается итерационный цикл peaлизации множительно-делительных операций, направленный на устремление

этим блокам величин к нулю, в

соответствующих j и I, к нулю, соотБетч:твующие

результате чего величины gj и g; устремляются к величинам g дх. и g Ду-Z Zg- соответственно.

Последняя итерация характеризуется минимальными значениями величин jj«-0, jjfcO, (З , «О и «О, при достижении которых блок 5 вырабатывает сигнал пре рывания второго итерационного цикла в множительно-делительных блоках 12 и 13. По этому же сигналу информация поворота

и с выходов блоков

1 и 2 поворота векторов через группы логических элементов И 6 и 7 поступа- 10, на выходе 35

ет на вьгчитат ель

которого формируется величина г 20 ,j 1 расстояние от концевой точки М| отрезка M(M,j до концевой точки отрезка N,N4. Этот же сигнал раз.М

решает прохождение информации х и через группу логических элемен-25 тов И 8 и 9 на вычитатель 11, на выходе 42 которого формируется величи- на расстояния z /Xj -х. |от концеточки М, отрезка

М,М до концеточки М отрезка . Кроме то- ЗО

вой вой

го, этот же сигнал разрешает прохождение с входов 18 и 19 функционального преобразователя информации х, и у через коммутаторы 16 и 17 на блоки 12 и 13, на выходах 36 и 41 которых формируются соответственно величины координат точки Мд(Хд,Уд) пересечения двух отрезков М..Ч .М.М .

В отличие от известных устройств, вычисляющих расстояние от точки до отрезка и координаты точки пересечения двух отрезков, заданных координатами концевых точек, а также кратчайшее расстояние от концевых точек одного из отрезков до второго отрезка и расстояние между концевыми точками . отрезков, предлагаемое устройство, кроме указанных операций, вычисляет синусно-косинусные функции,функции вида ({,+v и координаты точки . пересечения двух отрезков, заданных координатами одной из концевых точек и углом наклона по отношению к одной из осей системы координат, что расширяет его функциональные возможности.

Формула изобретени я 1. Функциональный преобразователь, соде.ржащий четыре блока поворота вектора, блок формирования признаков, содержащие четыре элемента И, два вычитателя, два множительно-делительных блока, выходы которых являются первыми и вторым выходами результата преобразования, первый и второй информационные входы первого и второго блоков поворота вектора соединены с

10 входами первой и второй пары координат преобразователя, первые выходы с первого по четвертый и вторые выходы третьего и четвертого блоков поворота векторов соединены с информационными

15 входами блока формирования признаков операций с первого по шестой, выходы блока формирования признаков операций с первого по третий соединены соответственно с первыми управляющими входами первого и третьего, второго и четвертого и с вторыми управляющими входами с первого по четвертый блока поворота векторов, четвертый выход j.jблока формирования признаков операций

соединен с первыми входами элементов И с первого по четвертый, вторые входы которых соединены с вторыми выходами с первого по четвертый блоков поворота вектора, выходы первого и второго, третьего и четвертого элементов И соединены с входами первого и второго операндов первого и второго вычитателей соответственно, выходы которых соединены с третьим и четвер35 тым выходами результатов преобразователя, третий и с пятого по седьмой выходы блока формирования признаков -операций соединены с соответствующими управляющими входами первого и второ40 множительно-Делительньк блоков, восьмой и девятый выходы блока формирования признаков операций являются пятым и шестым выходами результатов преобразователя, о тличающий- с я тем, что, с целью расширения функциональных возможностей за счет вычисления сиНусно-косинусных функций, в него введены коммутаторБ( с первого по четвертый, причем входы третьей и четвертой пары координат преобразователя соединены с первым и вторым информационными входами первого и второго коммутаторов соответственно, вход координаты X первой 5J пары входов координат преобразователя соединен с третьим информационньм входом первого коммутатора и с пер- Быми информационными входами первого и второго коммутаторов, вход коорди45

50

наты Y первой пары входов координат преобразователя соединен с вторым информационным входом второго коммутатора, входы углов наклона oi, ие преобразователя соединены с седьмым и восьмьм информационными входами блока формирования признаков операций, входы установки режима работы преобразователя соединены с первым и вторым управляющими входами третьего и четвертого коммутаторов и восьмым, девятым одноименными входами блока формирования признаков опера- ций, тактовый и установочный входы преобразователя соединены с одноименными входами блока формирования признаков операций, вход задания коэффициента преобразователя соединен с четвертым информационным входом тре- тьего коммутатора и с третьим информационным входом четвертого коммутатора, группа выходов блока формирования признаков операций с десятого по тринадцатый соединены с группой управляющих входов первого и второго коммутаторов, четырнадцатый и пятнадцатый выходы блока формирования признаков операции соединены с выхода- ми признака вычисляемой функции пре- образователя, десятый выход блока формирования признаков операций соединен с третьим управляющим входом третьего и четвертого коммутаторов, первьй и второй выходы которых соеди нены с соответствующими информационными входами третьего и четвертого блоков поворотов векторов, первый выход четвертого коммутатора соединен с вторым информационным входом первого коммутатора, второй выход четвертого коммутатора соединен с третьим информационным входом второго коммутатора, группа выходов которого соединена с входами операндов первого множительно-делительного блока, выход которого соединен с четвертым информационным входом четвертого коммутатора, пятый информационный вход которого, третий информационный вход первого и четвертый информационный вход второго коммутаторов соединены с входом координаты X второй пары координат преобразователя, вход координаты Y второй пары координат преобразователя соединен с четвертым информационным входом первого комму-; татора, группа выходов которого соединена с группой входов второго

ю152025-30 з5 о с

0

множительно-делительного блока, выход которого соединен с пятым информационным входом третьего коммутатора, второй выход третьего блока поворота векторов соединен с пятым информационным входом первого коммутатора и с выходом первого результата вычисления функции преобразователя, первый выход третьего блока поворота векторов соединен с шестым информационным входом первого коммутатора и с вторым выходом преобразователя, первый, второй выходы четвертого блока поворота векторов соединены с пятым и шестым информационными входами второго коммутатора соответственно и с третьим и четвертым выходами преобразователя соответственно, выходы первого и второго вычитателей соединены с седьмым и восьмым информационными входами первого и второго коммутаторов соответственно.

2. Преобразователь по п. 1, отличающийся тем, что блок формирования признаков операций содержит два вычитателя, пять коммутаторов, два компаратора, группу элементов И, C4eT4iiK, распределитель импульсО в, семь триггеров, постоянное запоминающее устройство, регистр, четыре элемента НЕ, тринадцать элементов ИЛИ, тридцать шесть элементов И, причем первый вход первого элемента И соединен с входом установки первого режима работы преобразователя, а выход первого элемента И соединен с единичным входом первого триггера, установочный вход преобразователя соединен с вторым входом первого элемента И и первым входом второго элемента И, второй вход которого соединен с входом установки второго режима работы преобразователя, а выход - с первыми входами первого и второго элементов ИЛИ, выходы которых соединены с входом установки в 1 второго и третьего триггеров, выход второго триггера соединен с первыми входами третьего и четвертого элементов И и третьего элемента ИЛИ, выход которого соединен с первым входом пятого элемента И, тактовый вход преобразователя соединен с вторым входом пятого элемента И и первым входом шестого элемента И, второй вход которого соединен с выходом четвертого элемента ИЛИ, выход шестого элемента И соединен с входом распре

делителя импульсов, первый выход которого соединен с первыми входами седьмого и восьмого элементов И, второй выход распределителя импульсов соединен с первыми входами девятого и десятого элементов И, третий выход распределителя импульсов соединен с первыми входами одиннадцатого и двенадцатого элементов И, четвертый выход- распределителя импульсов соединен с первыми входами тринадцатого и четырнадцатого элементов И, пятый выход распределителя импульсов соединен с первым входом пятнадцатого эле мента И, шестой выход распределителя импульсов соединен с входом установки в О счетчика, вторыми входами первого и второго элементов ИЛИ и четырнадцатью выходом блока, выход нуля третьего триггера соединен с вторыми входами седьмого, девятого, одиннадцатого и тринадцатого, пятнадцатого и с первыми входами с шестнадцатого по восемнадцать элементов И, единичный выход третьего триггера соединен с вторыми входами четвертого, восьмого, десятого, двенадцатого четырнадцатого и с первыми входами девятнадцатого и двадцатого элемен- тов И, и с девятым выходом блока, выход девятого элемента И соединен с входом установки в О первого триггера и третьим входом первого элемента ИЛИ, выход первого триггера соединен с первыми входами четвертого элемента ИЛИ и двадцать первого и двадцать второго элементов И, выход одиннадцатого элемента И соединен с первым входом пятого элемента ИЛИ, выход восьмого, элемента И соединен с первыми входами двадцать третьего элемента И, шестого и седьмого элементов ИЛИ и с первыми управляющими входами первого коммутатора, выход д есятого элемента И соединен с вторы входом пятого и седьмого,элементов ИЛИ, вторым управляющим входом первого коммутатора и первым входом двадцать четвертого элемента И, выход пятнадцатого элемента И соединен с первым входом восьмого элемента ИЛИ, выход которого соединен с входом установки в 1 четвертого триггера, первый выход которого соединен с вторым входом третьего элемента ИЛИ и двадцатого элемента И, второй выход четвертого триггера соединен с , первым входом двадцать пятого элемента

0

5 0 5 0

5

0

5

0

5

И, выход первого коммутатора соединен с первыми инфс рмационными входами первого и второго компараторов, первые и вторые выходы которых соединены соответственно с первыми и вторыми входами двадцать шестого и двадцать седьмого элементов И соответственно, выходы которых соединены с первым и вторым входами девятого элемента ИЛИ, выход которого череэ первый элемент НЕ соединен с вторыми входами двадцать третьего и двадцать четвертого элементов И, выходы которых соединены с единичными входами пятого и шестого триггеров, выходы которых соединены с восьмым и девятым выходами блока соответственно, выход седьмого элемента И соединен с единичным входом седьмого триггера и с первым входом восьмого элемента ИЛИ, выходы двенадцатого и тринадцатого элементов И соединены с первым и вторым входами десятого элемента ИЛИ, выход четырнадцатого элемента И соединен с вторым входом восьмого элемента ИЛИ, первый выход седьмого триггера соединен с вторым входом третьего и двадцать первого элементов И, второй выход седьмого триггера соединен с вторым входом двадцать второго элемента И, выход пятого элемента И соединен с вторым входом одиннадцатого элемента ИЛИ и третьим выходом блока, выход одиннадцатого элемента ИЛИ соединен с информационным входом счетчика, выход старшего разряда счетчика соединен с первым входом двадцать восьмого элемента И, группа выходов разрядов счетчика, кроме старшего, соединена с входами двадцать девятого элемента И и адресным входом постоянного запоминающего устройства, выход которого соединен с первыми информационными входами коммутаторов с второго по четвертый, выходы коммутаторов второго и пятого, третьего и четвертого соединены с входами первого и второго операндов первого и второго вычитателей соответственно, выход четвертого элемента И соединен с первыми управляющими входами второго и пятого коммутаторов и первым входом тридцатого элемента И, выход которого соединен с первым входом двенадцатого элемента ИЛИ, выход которого является вторым выходом блока, выход двадцатого элемента И соединен с вторыми управляю

щими входами второго и пятого коммутаторов, первыми управляющими входам третьего и четвертого коммутаторов и с первым входом тридцать первого элемента И, выход которого соединен с вторым входом двенадцатого элемента ИЛИ, выход двадцать первого элемента И соединен с третьими управляющими входами пятого и второго ком мутаторов и с вторыми управляющими входами третьего и четвертого коммутаторов, выход двадцать второго элемента И соединен с третьими управляющими входами третьего и четвертого коммутаторов и с первым входом первой группы элементов И, выход которой соединен с информационным входом регистра, выход которого, соединен с первым информационным входом четвертого коммутатора, выход третьего элемента И соединен с четвертыми входами коммутаторов с второго по пятый с первБ1Ми входами с тридцать второго по тридцать пятый элемент И и с четырнадцатым выходом блока, выходы тридцать второго и тридцать третьего- элементов И соединены с управляющими входами первого и второго вычитателей соответственно, выход двадцать девятого элемента И соедине с вторыми входами двадцать восьмого, двадцать .пятого элементов И и входом установки в О второго и седьмого триггеров, выход двадцать восьмого элемента И соединен с вторыми входам шестнадцатого элемента И и шестого элемента ИЛИ, входом тридцать шестого элемента И, входом установки в О.четвертого триггера и с пятьм выходом блока, выход тридцать шестого элемента И через второй элемент НЕ соединен с третьим входом двадцать пятого элемента И, выход которого соединен с вторым входом четвер того элемента ИЛИ, выходы шестнадцатого элемента И и шестого элемента ИЛИ являются одиннадцатым и четвертым выходами блока соответственно, выход первого сумматора-вычитателя

0

5

Q 5 е

0

5

0

соединен с вторыми входами тридцать третьего, тридцатого, депятнадцатого элементов И, а через третий элемент НЕ - с вторым входом тридцать четвертого элемента И с первым информационным входом пятого коммутатора, выход второго вычитателя соединен с вторыми входами тридцать первого, тридцать второго и через четвертый элемент НЕ тридцать пятого элементов И, с вторыми-входами группы элементов И и с вторыми ин-Ъормационньми входами четвертого коммутатора, шестой вход блока соединен с четвертым и вторым информационными входами четвертого и первого коммутаторов соответственно, четвертый вход блока соединен с вторыми информационньми входами третьего коммутатора и второго компаратора, седьмой и второй входы блока соединены соответственно с третьим и вторым информационными входами третьего и второго коммутаторов, первый вход блока соединен с третьим и вторым информационными входами второго и первого коммутаторов соответственно, выход седьмого и первого элемента ИЛИ соединен с управляющими входами первого и второго компараторов, пятый и восьмой входы блока соединены с вторым и третьим информационными выходами пятого коммутатора, третий вход блока соединен с четвертым информационным входом пятого коммутатора и вторым входом первого компаратора, выходь: девятнадцатого и тридцать четвертого элементов И соединены с первым, вторым входами тринадцатого элемента ИЛИ, вмход которого является вторым выходом блока, выход пятого элемента ИЛИ соединен с шестым-выходом блока и вторым входом семнадцатого элемента И, выход которого является двенадца- тым выходом блока, выход десятого элемента ИЛИ соединен с седьмым выходом блока и вторым входом восемнадцатого элемента И, выход которого является тридцатым выходом блока.

ffiie.f

Изобретение относится к области цифровой вычислительной техники и может быть использовано для аппаратной . реализации вычисления синусно-коси- лусных функций, функций вида f Utgoi+v координат точки пересечения двух от- резков на плоскости, заданных в декартовой системе координат координатами одной из концевых точек и углом наклона по отношению к одной из осей системы координат или координатами двух концевых точек и расстояний от концевых точек одного из отрезков до . другого отрезка и между концевыми точками отрезков. Цель изобретения расширение функциональных возможностей за счет вычисления синусно-коги- нусных функций. В первом режиме работы преобразователя в блоках поворота векторов вычисляются функции sinoi-H cosoi. По этим функциям в множительно- делительных блоках вычисляются координаты одних из концевых точек отрезков по 1 оординатам других и углам наклона отрезков по отношению к одной из осей системы координат, то есть реализуются функции вида f Utgoi+v. С помощью блоков поворота векторов по вычисленным и заданным координатам концевых точек отрезков вычисляются расстояния от концевых точек одного из отрезков до другого отрезка. На основании этого в множительно-де- лительных блоках вычисляются координаты точки пересечения отрезков. Во- втором ,режиме работы преобразователя координаты точки пересечения отрезков вычисляются по заданным координатам двух концевых точек отрезков. 1 з.п. ф-лы, 2 ил. В (Л сд 05 Х :л

t

) 1

-tfi