Устройство для воспроизведения функций Советский патент 1989 года по МПК G06F17/17 

произведения функций, содержащего регистр 1 старшего коэффициента, п блоков 2(1), 2(2), 2(3),...2(п) интерполирования, каждый из которых содержит накапливающий сумматор 3, комбинационньм сумматор А и регистр 5, формирователь 6 импульсов записи распределитель 7 пачек импульсов, счетчик 8 коэффициентов, счетчик 9 циклов, счетчик 10 аргумента, блок 11 синхронизации, вход 12 данных, вход 13 сброса, вход 14 синхронизации входных данных, вход 15 запуска, вход I6 тактирования, выход 17 данных, выход 18 синхронизации выходных данных.

Блок П содержит (фиг. 2) триггеры 19, 20, элемент НЕ 21, элементы ИГИ-НЕ 22, 23, элемент И 24.

Устройство работает следующим образом.

Режим подготовки. На вход 13 устройства приходит сигнал сброса, который поступает в блок 11 синхронизации (см. фиг. 2), где усиливается на элементе 21 и поступает на соответствующие входы регистров 1,5 (1), накапливающих сумматоров 3 (i) , счетчиков 8-10, в прямом или инверсном коде. Этот же сигнал взводит триггер. 19 и сбрасьтает триггер 20, при этом с входа 14 устройства через элемент 22 начинают поступать на

58876

следовательностей на выходах распределителя 7 в соответствии с фиг.З. Счетчик 9 отрабатьшает сначала этап разгона to,t,, т.е. просчитьшает,. все состояния от О до ( + +5) включительно, а затем отрабаты10

вает (m-n) периодов работы t,, t т.е. (m-n) раз просчитьгоает все состояния от ( + 10) ДО (Зп -5п+ +5) включительно. При этом некорректпосколь-и

ных импульсов не возникает, ку в состояниях (Зп -9п + 10) (Зп - 5п + 5) импульсные последовательности с распределителя 7 должны быть идентичны. Например, для в состояних 55 и 40 (36 и 27 - в шестнадцатиричной системе исчисления) импульсные последовательности абсолютно одинаковы, см.фиг.З. Подсчет числа пройденных шагов осуществляет счетчик 10 аргумента,вход вычитания которого тактируется импульсной последовательностью, поступающей на п-й накапливающий сумматор 3 (п). Появление сигнала обнуления счетчика 10 аргумента свидетельствует о том, что интерполяция произведена на ш шагах разбиения

интервала аргумента и этот сигнал через элемент И 24 сбрасьшает триггер 20, тем самым запрещая прохождение тактовых импульсов на вход счетчика 9. Устройство переходит в

Изобретение относится к вычислительной технике, в частности к устройствам для непрерьшного воспроизведения функций интерполяционным полиномиальным сплайном, и может быть использовано в различных областях техники, где необходима непрерьш- ная реализация функциональных зависимостей, например в системах отображения информации, в синтезаторах сложных сигналов, в блоках математи1 Изобретение относится к вычислительной технике, в частности к устройствам для непрерывного воспроизведения функций интерполяционным полиномиальным сплайном, и может.быть использовано в различных областях техники, где,необходима непрерьшная реализация функциональных зависимостей, например в системах отображения информации, в синтезаторах сложных сигналов, в блоках математичеческого расширения ЦВМ, в моделирующих комплексах. Цель изобретения - увеличение точности. Устройство для воспроизведения функций содержит последовательно соединенные регистр старшего коэффициента, п регистров, п комбинадионньк-сумматоров, п накапливающих сумматоров, распределитель пачек импульсов, формирователь импульсов записи, счетчик коэффициентов, счетчик циклов, счетчик аргумента и блок синхронизации. Устройство по заранее рассчитанным на ЦВМ п полиномиальным коэффициентам сплайна на некотором- интервале осуществляет непрерывную, с приращением цифро- в.ого аргумента, равным 1, интерполяцию функции от опорного узла до некоторой требуемо й точки. Использование интерполяционного полиномиального сплайна п степени позволяет устройству достичь практически сколь угодно высокой точности воспроизведения. 3 ил. $ (Л 4;ib ел .00 00 Oi ского расширения ЦВМ, в моделирующих комплексах. Целью изобретения является увеличение точности, устройства. На фиг. 1 представлена блок-схема устройства; на фиг. 2 - блок-схема блока синхронизации; на фиг. 3 - временная диаграмма работы распределителя пачек импульсов. На фиг. 1 изображена функциональная схема устройства для вое

вход счетчика 8 коэффициентов импуль- режим ожидания внешних управляющих

сы, синхронизиру5ощие наличие коэффициентов полинома на входе 12 данных. Формирователь 6 импульсов записи начнет последовательно выдавать импульсы на входы записи регистров 5 (п), 5 (h-l),..., 5(2), 5(1), 1, т.е. в них будут записаны с входа 12 устройства соответственно коэффициенты а,, а,,.. , a.i , а„, , а„. / Затем на вход 15 устройства прихо- дит импульс, свидетельствующий о про- хождении и импульсов на входе 14 и о наличии на входе 12 информации об аргументе п, которая записьшается в счетчик 10 аргумента этим импульсом. Этот же импульс сбрасьшает триггер 19, т.е. запрещается прохождение в устройство синхроимпульсов с входа 4, и взводит триггер 20, т.е. разрешается прохождение тактовых импульсов с входа 16 через элемент 23 на вход счетчика 9 циклов.

Режим интерполирования. Здесь начинается формирование импульсных по40

сигналов.

I .

Формула изобретени

Устройство для воспроизведения функций, содержащее регистр старшего коэффициента, первый и второй накапливающие сумматоры, первый и второй регистры, первый и второй

45 комбинационные сзт маторы и блок

синхронизации, причем выход регистра старшего коэффициента соединен с информационным входом первого накапливающего сумматора, вход которого соединен с входом первого слагаемого первого комбинационного сумматора, вход второго слагаемого и выход которого соединены соответственно с выходом первого регистра

gg и информационным входом второго накапливающего сумматора, выход второго регистра соединен с входом первого слагаемого второго комбинационного сумматора, о т л и ч а ю-

50

0

сигналов.

I .

Формула изобретения

Устройство для воспроизведения функций, содержащее регистр старшего коэффициента, первый и второй накапливающие сумматоры, первый и второй регистры, первый и второй

5 комбинационные сзт маторы и блок

синхронизации, причем выход регистра старшего коэффициента соединен с информационным входом первого накапливающего сумматора, вход которого соединен с входом первого слагаемого первого комбинационного сумматора, вход второго слагаемого и выход которого соединены соответственно с выходом первого регистра

g и информационным входом второго накапливающего сумматора, выход второго регистра соединен с входом первого слагаемого второго комбинационного сумматора, о т л и ч а ю- :

0

щ е е с я тем, что, с целью увели- чеция точности, в него введены (п-2) регистров, (п-2) накапливающих сумматоров и (п-2) комбинационных сумматоров, где п - степень интерполяционного полиномиального сплайна, формирователь пачек импульсов записи, распределитель им- - Пульсов ,. счётчики коэффициентов, циклов и аргумента, причем выход второго накапливающего сумматора соеди- иен с входом второго слагаемого второго комбинационного сумма-тора, выход i-ro комбинационного сумматора, где i 2,3,...,п-1, соединен с информационным входом (1+1)го накапливающего сумматора, выход которого соединен с входом первого слагаемого (i-«-l)-ro комбинационного сумматора, вход второго слагаемого которого соединен с выходом (i+l)-ro .регистра, информационные входы ре- ;гистррв с первого по п-й, регистра старшего коэффициента и счетчика ар- ;гумента соединены с входом данных устройства, выход п-го комбинационного сумматора соединен с информационным выходом устройства, входы раз- рещения записи регистра старшего коэффициента и регистров с первого по п-й соединены с выходами импульса записи соответственно с ()-го по первый формирователь импульсов запис :вх6д которого соединен с выходом 1счетчика коэффициентов, тактовые входы накапливающих сумматоров с первого по п-й1 соединены с выходами с соответственно с пачки из п по пач0

0

5

ки из одного импульсов распределителя пачек импульсов, вход кода кото- рого соединен с выходом счетчика циклов, выход пачки из одного импульса распределителя пачек импульсов соединен с входом вычитания л счетчика аргумента и тактовым выходом устройства, причем блок синхро-. низации содержит элемент И, элемент НЕ, два элемента ИЛИ-НЕ и два RS- триггера, R-вход первого триггера соединен с S-входом второго тригге- , ра; ВХОДОМ запуска устройства и вхо5 дом разрешения записи счетчика аргумента, S-вход первого триггера соединен со входом сброса устройства и через элемент НЕ соединен с входами установки в О всех регистров,

0 счетчиков и накапливанлцих сумматоров, выход переполнения счетчика - ;. аргумента и вход сброса устройства соединены -соответственно с первым и вторым входами элемента И, выход

5 которого соединен с R-входом второ-: I го триггера, инверсный выход кото- . рого соединен с первым входом первого элемента ИЛИ-НЕ, второй вход и выход которого соединены соответст-; веяно с тактовым входом устройства и счетньм входом устройства и счетным входом счетчика циклов, инверсный выход первого триггера соединен с первым входом второго, элемента ШШ-НЕ, второй вход и выход которого соединены соответственно с входом синхронизации устройства и . счетньм входом счетчика коэффици - ентов.

/

ТО

(pus.Z

Ю

J