Цифровой интерполятор Советский патент 1989 года по МПК G06F17/17 

.

Изобретение относится к вычислительной и измерительной технике и может быть использовано в многоканальных информационно-измерительных системах, устройствах обработки данных и системах управления для восстановления функций по их дискретным значениям при выводе информации на многоканальные быстродействующие самопишущие приборы, электроннолучевые трубки и т.д.

Цель изобретения - сокращение аппаратурных затрат.

На фиг.1 представлена функциональная схема цифрового интерполятора на фиг.2 и 3 - временные диаграммы, поясняющие его работу; на фиг.4 - схема одного из возможных вариантов реализации блока синхронизации.

Цифровой интерполятор содержит блок 1 памяти, мультиплексор 2,арифметико-логическое устройство 3, регистр 4, блок 5 синхронизации и генератор 6 тактовых импульсов,выход 7 интерполятора, информационный вход 8 интерполятора.

В составе многоканальной системы интерполятор.может иметь обрамляющие блоки, например счетчик 9 адреса, блок 10 памяти, цифроаналоговые. образователи 11-1-11-N, где N - число каналов, и дешифратор 12.

Одна из возможных реализаций блока 5 синхронизации (фиг.4) содержит генератор 13 импульсов, элементы И 14-17 счетчики 18-20, а также шифратор 21.

Принцип действия устройства основан на способе восстановления непрерывной функции по ее дискретным отсчетам х|„ методом параболической сплайн-интерполяции. Алгоритм построения интерполирующей функции сводится к последовательному вычислению величин

(Л

4s

а о

1C

05

ч V - -- О J 2т

1« й«

2h J

(1)

S.n +

s,«on )

S,nЧ 2 °

(2) (3)

где

код

j-й выборки в п-м канале.

8,„ - вспомогательные величины, код выходного сигнала в п-м канале, ,1...,N. Определение , а зйт.ем и Sj происходит в течение га циклов между выборками, а величина 8д„определяется только один раз на m циклов в момент поступления кода очередной вы10

борки X

JW

Рассмотрим реализацию алгоритма На примере формирования реакции на единичную выборку х.„ , код амплитуды которой равен а. При этом положим, что коды всех остальных выборок равны нулю.

В начальный момент времени (фиг.2) величины .S , , равны нулю В момент t, с появлением кода (фиг.2а) величина 8

В следующие га циклов в интервале времени t itJ вeличинa 8 последовательно уменьшается и достигает после т-го цикла в момент времени tj значения -тн, а момент времени t, принимает такое же значение, какое было в момент времени t , т.е.

.j 5 (г )а (фиг.2). В момент времени t,

снова вычисляется величина 8йп . С уче en

том новых значений 8,„и равна

она

20

1

,га

25

j«

(-ша)-1.(| а) а.

Далее, в интервале времени .,t в каждом цикле 85 возрастает по линейному закону, а 8 „уменьшается по квадратичному (фиг.2). В момент вречения кода выборки х|„ (фиг.2б).Пос ле этого величина 8 суммируется с ; 8,1, в соответствии с формулой (2) . Величина 8, в интервале времени (, й,2 описывается последовательностью кодов: О, а, 2а, За,...,та, где - число циклов суммирования. Величина которая вычисляется по формуле (3), после каждого цикла суммирования описывается последовательностью кодов

on принимает зна- мени t величины 8,,82 равны ну30

лю, а следовательно, и 8в„ принимает нулевое значение.

I

Если входной код и далее равен

нулю, то эти значения сохраняются сколь угодно долго.

График величины 8, представляет

1

О,а - 23,

За га(т+1)

-а

га

6а или,

1

2

О,

что то же самое 9

4 Г

т а.

Очевидно, что в интервале времени ft,; tJЗзнaчeниe 8 возрастает по линейному закону, а 8,„- по кадратич- ному (фиг.2). При этом после m циклов суммирования величины 81цИ Sao,.т

равны соответственно та и -а.

В момент времени t вы вычисляется 8о„. С учетом того, что в Данном примере последующие выборки равны нулю, величина 8(,„ равна

35 собой импульсную переходную функцию, состоящую из трех гладко-сопряженных отрезков, каждый из которых описывается квадратичной зависимостью и является базовым сплайном второго по40 рядка (фиг.2г).

Синхронизация работы устройства осуществляется выходными сигналами блока 5 синхронизации. На структурной схеме одного из вариантов реа45 лизации блока синхронизации (фиг.4), цифры в скобках над соответствующими выходами блока 3 синхронизации обозначают номер блока интерполятора (фиг.1), управляемого по, данно50 му выходу. Запуск блока 5 синхронизации осуществляется выходным импульсом генератора 6, который сбрасывает счетчик 18. При этом открывается элемент И 14 и выходные импульсы ге- (фиг.2б) сно- 55 нератора 13 через элемент 14 поступают на счетный вход счетчика 18. Выходной код счетчика 18 при йомо- щи шифратора 21 преобразуется в.сигналы управления.

1

.

2

1 .m . -

-2a,

В следующие га циклов в интервале времени t itJ вeличинa 8 последовательно уменьшается и достигает после т-го цикла в момент времени tj значения -тн, а момент времени t, принимает такое же значение, какое было в момент времени t , т.е.

.j (г )а (фиг.2). В момент времени t,

снова вычисляется величина 8йп . С уче en

том новых значений 8,„и равна

она

)

20

1

,га

25

(-ша)-1.(| а) а.

Далее, в интервале времени .,t в каждом цикле 85 возрастает по линейному закону, а 8 „уменьшается по квадратичному (фиг.2). В момент вре30

лю, а следовательно, и 8в„ принимает нулевое значение.

I

Если входной код и далее равен

нулю, то эти значения сохраняются сколь угодно долго.

График величины 8, представляет

5

Сигналы на первых трех выходах F,G,H шифратора 21 разрешают прохождение выходных импульсов генератора 13 через элементы 15-17 на входы синхронизации записи регистра 4, блока 1 памяти и стробирования дешифратора 12 соответственно. Сигнал на четвертом выходе Д шифратора 21 поступает на инвертирующий вход элемента И14 и счетный вход счетчика 19. Сигналы на пятом, шестом и седьмом выходах K,L,M шифратора 21 задают операцию арифметико-логического устройства 3, направление передачи кода через мультиплексор 2

Арифметико-логические устройства 3 реализуют три операции над дву- - мя операндами У и X, которые подаются соответственно на ei o первьш и второй входы Z X, где Z - результат на его выходе. Последняя операция соответствует пропусканию операнда на выход без изменений.

В соответствии с принципом дей- ствия в многоканальном цифровом интерполяторе можно вьщелить два режима работы. Первый - определение ве- лнчин S, 3,„, S2,,- режим начальной установки. Второй - вычисление

Изобретение относится к вычислительной технике и может быть использовано в многоканальных информационно-измерительных системах. Цель изобретения - сокращение аппаратурных затрат. Для достижения поставленной цели в цифровой интерполятор, содержащий арифметико-логическое устройство, регистр и блок синхронизации,введены блок памяти и мультиплексор. 4 ил. 1 табл.

и адрес одного из операндов S,,, 5,„ , S. Эти сигналы поступают соответственно на входы управления арифметико-логического устройства 3, адресные входы мультиплексора 2 и первые адресные входы блока 1 памяти.

После окончания цикла суммирования сигнал на четвертом выходе Т шифратора 21 закрывает элемент И 14, прохождение выходных импульсов генератора 13 на счетный вход счетчика 18 прекращается и он останавливается. Одновременно сигнал на четвертом выходе шифратора 21 поступает на счетный вход счетчика 19, выходной код которого определяет но мер обрабатываемого канала, и поступает на вторые адресные входы блока 1 памяти, первые адресные входы блока 10 памяти и адресные входы дешифратора 12. Сигнал переполнения II счетчика 19 поступает на счетный вход счетчика 20. Сигнал на выходе состояния О счетчика 20 поступает

текутцих значений 3,, и S в течение т-1 циклов между выборками. Значения исходные значения

20 и Sj последовательно определяются для каждого канала, когда счетчик 20 находится в нулевом состоянии (на выходе состояния О счетчика 20 сигнл логической 1). Текущие зна25 чения S и вычисляются при остальных состояниях счетчика 20 также для каждого канала. На временных диаграммах (фиг.З) представлены вычисляемые величины (фиг.За), состоя30 ние счетчика 19 (фиг.36) и счетчика 20 (фиг.Зв). Счетчик 20 имеет m состояний О,1,2,...,т-1. Номер кана-. ла п определяется состоянием счетчи- к-а 19, который имеет N состояний

3g О,1,2,..,N-1. На выходе счетчика 19 последовательно формируются коды каналов, для которых производятся вычисления величин 8„„, S,, S

на вход шифратора 21 и определяет, в режиме вычисления каких величин находится устройство. Если этот сиг1, то вычисЬ(«, 2И

вычисляютнал равен логической значения S , О

п ТО

on 9 - in - 2П Сигналы на выходе блока 5 при вы40 числении значений 5д„ , , S , когда сигнал на выходе состояния О счетчика 20 равен логической 1 или принимает значение логического О, могут быть представлены в виде

45 таблицы, в которой принята следующая кодировка адресов и сигналов управления: 1 на выходе F - сигнал синхронизации записи регистра 4 1 на выходе G - сигнал синхронизации

Так как i -е разряды второго, тре- 50 записи блока 1 памяти,- 1 на выходе И - сигнал стробирования на входе дешифратора 12, который с его выхода поступает на вход синхронизации записи одного из цифроаналоговых

55 преобразователей 1 Г, 1 на выходе J- блокируется счет счетчика 18, 00, 01, 10 на группе выходов к - выбирается ячейка блока 1 памяти, в которой хранятся величины S, S ,

если логическому

ся только текущие значения 8,ц,3-гц.

тьего, четвертого и пятого входов мультиплексора 2 подключены к входам i, 1+1, i+k+1, i+2k разрядов блока 1 памяти, то прохождение кода через эти входы мультиплексора соответствует его умножению на константы 1-, , -,

2га

г

текутцих значений 3,, и S в течение т-1 циклов между выборками. Значения исходные значения

и Sj последовательно определяются для каждого канала, когда счетчик 20 находится в нулевом состоянии (на выходе состояния О счетчика 20 сигнл логической 1). Текущие значения S и вычисляются при остальных состояниях счетчика 20 также для каждого канала. На временных диаграммах (фиг.З) представлены вычисляемые величины (фиг.За), состояние счетчика 19 (фиг.36) и счетчика 20 (фиг.Зв). Счетчик 20 имеет m состояний О,1,2,...,т-1. Номер кана-. ла п определяется состоянием счетчи- к-а 19, который имеет N состояний

О,1,2,..,N-1. На выходе счетчика 19 последовательно формируются коды каналов, для которых производятся вычисления величин 8„„, S,, S

on 9 - in - 2П Сигналы на выходе блока 5 при вы7

,cooTHtiTCTBeHHoi 100, 000, 00.1 010, Oil на группе выходов L- с выхода мультиплексора 2 на вход X арифметико-логического устроства 3 выдается код с выхода блока 10 памяти или. код с выхода блока памяти, умноженный на константу 1,

т;, - , -, соответственно: 00, 2 Zm Го

01, 10 на группе выходом М определяет операцию арифметико-логического устройства 3: , , соответственно. Знаком X обозначается произвольное состояние сигналов.

Вычисление величин S

On

,S

ih

Происходит следующим образом. После сброса счетчика 18 выходным импульсом генератора 6 этот счетчик устанавливается в состояние О (0000). При этом код выборки xif, из блока 10 памяти, адрес которого определяется выходными кодами j и п соответственно счетчиков 9 и 19, через мультиплексор 2 при заданной операции устройства 3 заносится в регистр 4, Далее, при состояниях 1, 2, 3 (0001, 0010, 0011) счетчика 18 на вход арифметико-логического устройства 3 из блока 1 памяти через мультиплексор 2 поступает содержимое S,f, ячейки, адрес которой определяется кодом на группе выходов М шифратора 21 . Код S умножается

I . 1

на константу - , проходя через муль- zm

типлексор 2, и три раза вычитается из содержимого регистра 4, результат 40 вычитания вновь заносится в регистр 4. Затем при состоянии 4 (0100) счетчика 18 из блока 1 памяти через мультиплексор 2 вьшодится код S, который на выходе мультиплексора 2

1

умножается на л и затем вычитается m

из содержимого регистра 4. Таким образом, в регистре 4 хранится код нового значения Sgfi,которое определяг- ется формулой (1). Выходной код регистра 4 при состоянии 5 (0101) счетчика 18 заносится в ячейку блока 1 памяти, предназначенную для хранен я кода SQ (см.таблицу) . При состоянии 6 (0110) счетчика 18 из блока 1 памяти через мультиплексор 2 выводится код S, , без из45

,50

55

I

менения подаваемый на вход х арифметико-логического уст ойства 3, и суммируется с содержимым регистра 4, равным 8(5„ . Результат вычисления снова заносится в регистр 4, выходной код которого теперь равен новому значению S , и определяется формулой (2). При состоянии 7 (0111) счетчика 18 этот код заносится в ячейку блока 1 памяти, предназнаМп

(см.

ченную для хранения кода таблицу).

При состоянии 8 (1000) счетчика 18 из блока 1 памяти через мультиплексор 2 выводится код 8о„ , которьй на выходе мультиплексора умножается на константу 1/2 и затем вычитается из содержимого регистра 4, которое равно S,, . Затем при состоянии 9 (1001) считчика 18 из блока 1 памяти через мультиплексор 2 без изменения выводится код S, , который суммируется в устройстве 3 с содержимым регистра 4. Выходной код регистра 4, равный теперь новому зна- чению S, которое определяется формулой (3), при состоянии 10 (1010) счетчика 18 заносится в ячейку блока 1 памяти, предназначенную для хранения кода S, и в преобразователь 11 - п, на вход синхронизации записи которого с выхода дешифратора 12 поступает импульс (см.таблицу) ..

После того, как счетчик 18 перейдет в состояние 11 (1011), элемент И 14 закрывается, а счетчик 19

увеличивает, свое состояние на 1

После следующего запуска блока 5 синхронизации начинается определение составляющих З., , S, для следующего канала.

После определения значений S

для всех каналов счетчик 20 увеличивает свое состояние на 1. В следующих циклах суммирования определяются только новые значения S,,S, вычисление которых происходит при

сигнале логического О на выходе состояния О счетчика 20.

В этом случае при состояниях О - 4 счетчика 18 на выходах блока 5 синхронизации сигналы.не формируются. При состоянии 5. (0101) счетчика 18 из блока 1 памяти вьщо- дится код Son который через мультиплексор 2 и устройство 3 заносится

полностью совпадает с рассмотренной.

Форму л а изобретения Цифровой интерполятор, содержащий

щИй выход которого соединен с входом микрокоманды арифметико-логического устройства, выход которого соединен с информационным входом регистра, вход записи которого соединен с первым выходом блока синхронизации,вход запуска которого соединен с входом запуска интерполятора, о т л и ч а гоблока памяти, первый адресный вход g которого соединен с вторым выходом

91460726Го

без изменений в регистр 4 (см.таб- онный вход которого соединен с выхо- лицу). Последовательность ввдачи дом регистра и информационным входом сигналов из блока 5 синхронизации при

состояниях счетчика 18 6 - 11

. .,

блока синхронизации, третий выход которого соединен с управляюпрш входом мультиплексора, первьй икформа... . -. , -„-.,-- ционный вход которого соединен с ин арифметико-логическое устройство, ре- 10 формационным входом интерполятора, гистр, блок синхронизации, управляю- i-e разряды второго, третьего, четвертого и пятого информационных входов мультиплексора соединены с выходами (i, 1+1, i+k+t, разря- 15 дов блока памяти (,2...,k,

log.jm, m. 2 - число циклов суммирования) , второй адресный вход которого соединен с четвертым выходом блока синхронизации, пятый выход кощ и и с я тем, что, с целью сокраще- 20 торого соединен с входом записи бло- кия аппаратурных затрат, в него ка памяти, вход установки интерполя- введены блок памяти и мультиплексор, тора соединен с входом установки бло- выход которого соединен с первым ни- ка синхронизации, выход регистра сое- формационным входом арифметико-логи- динен с информационным выходом ин- ческого устройства, второй йнформаци- 25 терполятора.

0001

блока памяти, первый адресный вход которого соединен с вторым выходом

онный вход которого соединен с выхо дом регистра и информационным вход

. .,

блока синхронизации, третий выход которого соединен с управляюпрш вхо дом мультиплексора, первьй икформаto о t о о t

S.,

9, Z-Y-X -

... в

z:-Z - -tS,,

r:-S,- 3Yt ,, 8.,

Z:.S«

Z:-S,,- jS Zi-Z, + 8„

Zi-S,

прнмячаяи х- в«1р« л1гаяо« состояние

ФиеЛ

а

( У

дар

:х - у

Фие.2

Фи9. 5

sfr

5J

©.