Функциональный логарифмический преобразователь Советский патент 1989 года по МПК G06F7/556 

1

Изобретение относится к цифровой вычислительной технике и может быть использовано для преобразования п разрядных двоичных чисел при построе-, НИИ специализированных вычислительных цифровых устройств для обработки сигналов в микропроцессорных системах повышенного быстродействия.

Целью изобрете.-шя является повышение точности.

На чертеже представлена блок-схема предлагаемого преобразователя,

Пресбразователь содержит регистр. 1 аргумента, сумматор 2, блок 3 памяти, группу элементов ИСКЛЮЧАЩЕЕ ИЛИ 4, сумматор 5, блок 6 памяти, дешифратор 7 участков.

Работа преобразователя основана на кусочно-линейной аппроксимации , функций (1+х), , где ) с последующей коррекцией разности (в дальнейшем функцией коррекции) между исходными функциями и их линейными приближениями.

Пусть функции Cfi (х) и q (х) представляют собой разности между исходными функциями логарифма и антило- :гарифма соответственно и их линейными приближениями:

д, (x)log(H-x)-x;(I)

, ср(х) И-х-2 (2)

Анализ показывает, что/с Дх)/ 2 и /Cfi(x)/«aKc 2

0 ГчЭ

f О

со

-t

Функция разности второго порядка имеет вид

tf,(x)-tf/x), хе О,х„); (3) q(x) Ч

cf,(x)-tf,(x), X ,1),

анализ которой показьшает, что iM(x)/.2Функция разности второго порядка fcf.Cx), , х)|(4)

)J

Cf,(x), , 1).

Очевидно, что /q-j (x).:2 . Таким образом

C,(x)+Cf(x), ,хв) (5)

cp(j

Cf.Cx)

jcp,,(x)

,(х), , 1

Cf,(x), X е to, х)

(6)

Ч э) К(з).г, ,1). : Запишем результирующие уравнения преобразования для функции ,,|(l + + х)

у

X +Ср,(х)+ tf(x),,Xa)

x+tf j(x)

X

),

(7)

для функции

1+х - С|,(х), ,х) (8)

l+x-(q),(x) + Cf(x)) ,хе х„, О,

Численное значение х, можно найти, приравняв между собой правые части уравнений (1) и (2); log,(l+x)-x 1+Х72 . Решая уравнение относительно X, находим, что ,485836,.,., Мли для двоичной системы счисления X 0,011111000101,.. .

Рассмотрим работу преобразователя в режиме логарифмирования. На вход задания вида функции преобразователя поступает сигнал низкого уровня. Дешифратор 7 участков формирует сигнал высокого уровня, если хбСО,Хо) и сигнал низкого уровня, если х6 х„,1) в соответствии с которым на выходах второго блока памяти 6 формируется значение функции tf(x), если ,Хд), Группа элементов ИСКЛЮЧА.- ИЩЕЕ ИЛИ 4 пропускает выходной код второго сумматора 5 .без изменений,, На выходе преобразователя получаем функцию согласно уравнению (7).

В режиме антилогарифмирования на «ход задания вида функции преобразователя поступает сигнал высокого

уровня. Дешифратор 7 участков вырабатывает сигнал низкого уровня, если хеСо,Х(,) и сигнал высокого уровня,

если ,1), в соответствии с которым на выходах второго блока 6 памяти формируется значение ((х), если хсЦх,), Группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4 осушествляет инверсию

суммарной корректирующей функции и совместно с сигналом вида функции преобразователя, подключенным к входу переноса первого сумматора 2,осуществляет выполнение операции вычитания х- ) или x-(Cpj(x)+Cf(x)), заменяя ее операцией сложения в дополнительном коде, В результате на выходе преобразователя формируется точное значение функции у , согласно

функции (8).

Формула изобретения

Функциональный логарифмический

преобразователь, содержащий регистр аргумента, первый сумматор, первый ; блок памяти и группу элементов ИС-КПЮЧАЮЩЕЕ ИЛИ, причем вход аргумента преобразователя соединен с информа- ид1онным входом.регистра аргумента, выходы разрядов с первого по п-й которого (п разрядность аргумента) соединены с первыми входами соответственно с первого по разрядов

первого сзлмматора, вторые входы разрядов с первого по третий которого соединены с входом задания вида функ- .ции преобразователя, первыми входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы и входом переполнения первого сумматора, выход которого соединен с выходом преобразователя, выходы элементов ИСКШОЧАЩЕЕ ИЛИ с первого по (п-З)-й соединены с вторьми входами соответственно с четвертого по п-й разрядов первого сумматора, о т л и- ч.ающийся тем, что, с целью увеличения точности/ в него введены второй блок памяти, дешифратор уча-

стков и второй сумматор, npi-piем выходы с первого по (п-2)й разрядов регистра аргумента соединены с адресным входом первого блока памяти, выходы с первого по (п-З)-й разрядов

которого соединены с первыми входами соответствующих разрядов второго сумматора,, вторые входы с первого по третий разрядов которого соединены -с

входом логического нуля преобразователя, вторые входы с четвертого по (п-З)-й разрядов второго сумматора соединены с выходами соответственно с первого по (п-б)-й разрядов второго блока памяти, первый адресный вход которого соединен с выходами с первого по (п-А)-й разрядов регистра аргумента, выходы всех разрядов регист- Ш ИСКЛЮЧАЮЩЕЕ ИЛИ группы. ра аргумента соединены с первым входом дешифратора участко вход и выход которого с ветственно с входом зад с функции преобразователя ресным входом второго б выходы разрядов с перво второго сумматора соеди ми входами соответствую

Ш ИСКЛЮЧАЮЩЕЕ ИЛИ группы. 2303-6

дом дешифратора участков, второй вход и выход которого соединены соответственно с входом задания вида 1. с функции преобразователя и вторым адресным входом второго блока памяти, выходы разрядов с первого по (п-3)-й1 второго сумматора соединены с вторыми входами соответствующих элементов

-/ -г-J- -5-5-7 ff Vjr-Jff f FT

2 гггг г г г г г

В)(од управления бидоб функции.

-ii-i-J... VV

; Z 5 4 Мл-j

/ 2 J ч

4

13

ппги

I

ИН М МЧ И1- И1 1