Устройство для вычисления функции двоичной экспоненты Советский патент 1987 года по МПК G06F7/556 

между исходной функцией и ее линейным приближением, а также за счет, использования симметрии функции кор)

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении специализированных вычислителей, цифровых устройств для обработки сигналов, гибридных функциональных преобразователей и информационно-измерительных систем, при восстановлении и сжатии сигналов, при цифровой нелинейной обработке звуковых и видеосигналов в устройствах реального времени.

Цель изобретения - уменьшение объема памяти.

На фиг.1 приведена структурная схема устройства для вычисления функции двоичной экспоненты; на фиг.2 - эпюры, поясняющие принцип преобразования.

Устройство для вычисления функции двоичной экспоненты содержит регистр 1, коммутатор 2, первый и второй блоки 3 и 4 памяти, блок 5 элементов НЕ, третий, первый и второй сумматоры 6-8, входы 9 и 10 логических нуля и единицы.

Работа устройства для вычисления функции двоичной экспоненты у 2 , где X е 0, 1) (в дальнейшем.- исходной функции), основана на кусочно- линейной аппроксимации этой функции с последующей коррекцией разности, называемой функцией коррекции, между исходной функцией и ее линейным приближением.

На фиг.2и показана аппроксимация функции у 2, х€СО,1) прямой линией, откуда видно, что входной код X содержит часть информации о выходной величине v и может использоватьс как грубое приближение исходной функции. Разность между исходной функцией и ее линейным приближением ду.(х)

у.I

2 - (х+ 1) показана на фиг.25. Анализ функции ду (х) показывает, что

2

-3

(1)

1305675

рекции, устранения двузначности функции коррекции и введения второго канала коррекции. 2 ил.

Построим функцию ч (х), которая является кусочно-линейной аппроксимацией функции разности у(х) на интервалах хе О, 1/2) и xe-Ci/2, 1), таким образом, чтобы

f -2-(х), X 6 О, 1/2); ) j(2)

-2-4l-x), X е 1/2, 1),

т.е. функция Ч -,(х) - симметрична от- носительно оси, проведенной через точку X 1/2. Вычисления Ч (х) на -интервале Сб, 1/2), т.е. умножение кода аргумента х на коэффициент -2 , соответствует операции сдвига на три разряда влево и не представляет трудностей при практической реализации, .. а вычисление ц; (х) на интервале

1/2, 1) может выполняться аналогично, если в качестве аргумента брать дополнение х до 1, т.е. обратный ход X, что возможно вследствие сим- 5 метрии функции ) .

Разность между функциями 4У(х) и У(х); ) йу(х)- J(x) показана на фиг.25. Построим функцию VjCx), которая является симметрич- п ным отображением функции ) для значений , 1/2) относительно оси, проведенной через точку х 1/2 {фиг.2&, пунктир).

Значения функции Ч 2(х) на интервале fO, 1/2) рассчитывается заранее и помещаются во второй блок памяти. Очевидно, что для получения функции ) на интервале , 1) необходимо брать дополнение аргумента до 1. Вследствие построенной симметрии

0

функция Ч /х) совпадает с функцией ду-(х) на интервале х е О, 1/2).

функция разности йуДх) ) - J(x} (фиг.2б), значения которой r запоминаются в первом блоке памяти и служат для получения точного результата преобразования на интервале хеГ1/2, 1).

31305675

Записывают уравнения для аппроксиирующих и корректирующих функций: ,х

у, (х)-2 -(хн-1), -2 Зх,

,(х)Н

),

, 1); хе О, 1/2);

X , 1);

(3)

(4)

да

ил ся то пе со гу та

&У,

( ч dyi(x)- V,(x), хеСО, 1/2); 1лУ2(х)-У,,(1-х), хеС1/2, 1);

У2(1-х)ду2(1-х), , 1); (6)

ЛУа(х) 4Уо(х)- ду(1-х), , 1).

(7)

Ф . 2MdKC

пока,б

Анализ функций V jCx) и л УЗ (х) зьшает, что

л УЗ „„КС- 2

Таким образом, объемь блоков памяти, необходимых для запоминания корректирующих функций fi2(x) и ), равны

Q-t Q луз(х) (п- 6) 2 бит.

,п-5

т 6

2 (п-6)..

(8

Q2 Q х) (п-5) 2

2

(п-5) 2

h-4

бит;

Дополнительное умножение на два в выражениях (8) и (9) учитывает двузначность (в математическом смысле) функций iVjCx) и дУз(х).

Итоговое уравнение преобразования 35 можно записать следующим образом: интервал

, 1/2): y(x) (x+1)+v:,(x)+iVo(x);

(10) xeCl/2, 1): у(х) (х+1)+Ч (1-х) +

40

+ Vjd x) + Д УЗ(Х).

Корректирующая функция дУд(х) на интервале хе О, 1/2) не использует- , ными входами первого блока памяти.

Устройство для вычисления функци двоичной экспоненты, содержащее регистр, первый и второй блоки памяти коммутатор, первый и второй суммато ры, причем вход аргумента устройств соединен с информационным входом ре гистра, выходы с пятого по (п-1)-й разрядов которого соединены с адрес

ся. В качестве аргумента для функций V(x) и (х) на интервале xet1/2,1) берется дополнение X до единицы, т.е. его обратный код.

Таким образом, работа коммутатора ,Q 2 заключается в том, что для значений хе С0 1/2) он пропускает значения аргумента X без изменения, а для xeCl/2, 1) значения аргумента х инвертируются. Управлени:; коммутатором „ соединены осуществляется старшим разрядом кода аргумента х . Практически коммутатор реализуется на схемах сложение по модулю два.

где п - разрядность аргумента, выхо п-го разряда регистра соединен с уп равляющими входами первого блока па мяти и коммутатора, выходы с третье по (п-1)-й разрядов регистра соедин ны с информационными входами коммут тора, выходы старших разрядов котор го соединены с адресными входами вто рого Плока памяти, вьгходы которого с входами с первого по

(п-4)-й разрядов первого слагаемого первого сумматора, выход которого подключен к входу первого слагаемог второго сумматора, выход которого я

675

4

Сумма (х+1) + ч ,(х) или сумма (х+1) + M (l-x) образуется на выходах сумматора 6.

Преобразова)П1е вида v (х) или Ч (х) -2 -(1-х) выполняется путем соединения выходов коммутатора с (п-3) входами младших разрядов первого слагаемого сумматора 6, что соответствует пространственному сдвигу на три разряда влево кода аргумента х и (1-х), т.е. умножению х или (1-х) на .

15

20

25

30

35

40

, ными входами первого блока памяти.

Из блоков 3 и 4 памяти выбираются соответственно значения корректирующих функций лу (х) и ) или V2() и поступают на входы сумматоров 8 и 6 (фиг. 1) и на выходе сумматора 8 получается окончательный результат Если функции Ц|(х), v/x), Д,У (х) , дУ2(х), ду,(х) отрицательные, для получения верного результата необходимо осуществить преобразование значений упомянутых функций в дополнительный код. Последнее преобразование сводится к тому, что на практике в блоки 3 и 4 памяти следует записывать значения и в обратном коде, а к входам переноса сумматоров 6-8 подключается вход логической единицы, обеспечивая таким путем получение дополнительного кода непосредственно на сумматорах.

Формула изобретения

Устройство для вычисления функций двоичной экспоненты, содержащее регистр, первый и второй блоки памяти, коммутатор, первый и второй сумматоры, причем вход аргумента устройства соединен с информационным входом регистра, выходы с пятого по (п-1)-й разрядов которого соединены с адрес-

соединены

где п - разрядность аргумента, выход п-го разряда регистра соединен с управляющими входами первого блока памяти и коммутатора, выходы с третьего по (п-1)-й разрядов регистра соединены с информационными входами коммутатора, выходы старших разрядов которого соединены с адресными входами второго Плока памяти, вьгходы которого с входами с первого по

соединены

(п-4)-й разрядов первого слагаемого первого сумматора, выход которого подключен к входу первого слагаемого второго сумматора, выход которого является выходом результата устройства, выходы первого блока памяти соединены с входами с первого по (п-5)-йраз рядов второго слагаемого второго сумматора, входы переносов первого и второго сумматоров подключены к входу логической единицы устройства, вход логического нуля которого подключен к входам четырех старших разрядов первого слагаемого первого сумматора и к входам пяти старших разрядов второго слагаемого второго сумматора, отличающееся тем, что, с целью уменьшения объема памяти, в неэлементов НЕ, входы которого пораз-j рядно подключены к выходам коммутатора, выходы блока элементов НЕ соединены с входами с первого по (п-З)-й разрядов первого слагаемого третьего сумматора, выход которого соединен с входом второго слагаемого первого сумматора, выход регистра соединен с входом второго слагаемого третьего сумматора, вход переноса которого соединен с входом логической единицы устройства, входы трех старших разрядов первого слагаемого третьего сумматора подключены к входу логичесго введены третий сумматор и блок

ug(()

-2 ../.

луз(х;

Фиг. 2.

кого нуля устройства.

Составитель А.Шуляпов Редактор Н.Рогулич Техред Л.Олейник Корректор А.Обручар

Заказ 1452/46 Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб.,.д„ 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

Изобретение касается цифровой вычислительной техники и может быть использовано при построении специализированных вычислителей,, информационно-измерительных систем и цифровых устройств для обработки сигналов. Цель изобретения - уменьшение объема памяти. В состав устройства входят регистр 1, первый и второй блоки 3 и 4 памяти, коммутатор 2, три сумматора 6, 7, 8 и блок 5 элементов НЕ. В данном устройстве уменьшение объема памяти достигается за счет использования кусочно-линейной функции коррекции, аппроксимирующей разность @ (Л