Квадратор Советский патент 1987 года по МПК G06F7/552 

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении специализированных вычислителей, функциональных преобразователей, устройств для обработки сиг- налов и информационно-измерительных систем.

Цель изобретения - расширение класса решаемых задач за счет увеличения диапазона обрабатываемых чисел.

На фиг. 1 приведена структурная схема квадратора; на фиг. 2 - эпюры, поясняю- ш,ие принцип преобразования; на фиг. 3 - функциональная схема квадратора.

Квадратор (фиг. 1) содержит регистр 1 аргумента, первый 2 и второй 3 сумматоры, блок 4 памяти, дешифратор 5, дополнительную группу элементов И 6, коммутаторы 7.1-7.(т+ 1), группы элементов И 8.1-8.т, В качестве регистра могут быть использованы, например, интегральные микросхемы К589ИР12, К155ТМ8 и др., в качестве сумматоров - К155ИМ2, К155ИМЗ, в качестве блока памяти - К155РЕ 3, К556РТ4, К556РТ 5 и др., в качестве элементов И - К155ЛИ1, в качестве коммутаторов -- К155ЛП5, в качестве дешифратора - К155ИДЗ, К155ИД4.

Работа квадратора основана на принципе внешней кусочно-линейной аппроксимации (КЛА) исходной функции ,1) с последуюшей многоразовой параллельной коррекцией разности между исходной функ- цией и .ее приближением.

На фиг. 2 показана исходная функция и аппроксимируюшая ее функция (р. На интервале Xg О, Ф О, а на интервале Xg Ф определяется уравнением касательной к функции Y Х в точке .

Ф

О, X О,),

.2 (Х-J-), , 1).

(I)

Разность между функциями У и ф - функ- ция корреции ДYi Y-ф (фиг. 26) является симметричной функцией относительно оси, проведенной через точку Х 4- и на

интервале Xg О, -|-) AY| совпадает с функцией Y AY|, может быть также, как и Y, ап- проксимирована касательными в точке Х J . В свою очередь, разность Д YI - - 4 i AY2 также выступает в роли функции коррекции и может быть аппроксимирована касательными (фиг. 2в). После т-го Hiara коррекции (фиг. 2г) получают корректирующую функцию J, тогда итоговые уравнения преобразования следует записать в 1Я1де

Ч

Т, +1.

(2)

Значения корректирующей функции хранятся в блоке 4 памяти и служат для получения точного результата преобразования. Анализ показывает, что | - периодическая функция, симметричная на периоде относительно середины периода и

2 2lm+l

(3)

Это означает, что при разрядности входного кода X, равной N, объем блока памяти Q для хранения значений определяется выражением

Q N-2(m + l) ((4)

из анализа которого следует, что количество шагов коррекции должно выбираться из

N 1 условия

Как видно из эпюр на фиг. 2, функция корреции -ф,- является периодической с перидом Т, Это означает, что достаточно задать функцию oj), на интервале ), т.е. воспроизвести на первом периоде, а на следующих использовать ту же функцию за счет смешения по оси X. Кроме того, так как функция (i, является симметричной функцией на периоде Т, относительно середины периода и к тому же в первой и последней четвертях периода , принимает нулевое значение согласно условиям построения КЛА, то функцию г|;, достаточно задать наинтервале .Х

у+1 ) Тогда уравнение, описываю- шее о),, можно записать в виде

г|),

где причем ,4-), т. е.

Ci.

дхе 0,2Гн)Для определения i на интервале ,-Д можно воспользоваться той же

формулой, заменив дХ на дХ - дополнение лХ до , ввиду симметрии функции l|);.

4,

(6)

CQ

55

Из уравнений (1), (5) и (б) следует, что при определении ф и х), неободимо выполнять операцию умножения части аргумента X на некоторый коэффициент, определяемый как 2, где 1 - целое число. Это означает, что операция умножения может быть выио.мнена путем пространственного сдвига разрядов аргумента X вправо или влево в зависимости от знака 1. Таки.м обрзом, работа - таторов 7.1-7.(m-j-l) заключается и том.

что в зависимости от участка апроксимации функций l), и , они пропускают значения части X без изменения или инвертируют, кроме того, на входах коммутаторов осуществляется пространственный сдвиг разрядов кода X, т.е. выполняется операция умножения.

Управление коммутаторов осуществляется старщими разрядами X через буферный повторитель. Работа элементов И 8.1-8.т состоит в том, что на участках аппроксимации, где if, не равны нулю, они пропускают пространственно сдвинутые значения X или их дополнения на вход второго сумматора 3. Управление элементами 8.1-8.т осуществляет дещифратор 5, определяющий участки аппроксимации, где г}) не равны 0. Таким образом, на выходе вто рого сумматора 3 образуется значение суммы всех корректирующих функций il),,...,i|)m

и I- 2 г|);+ . поступающие на первую группу входов первого сумматора 2. Значение функции ф образуется на выходах дополнительной группы элементов И 6, причем преобразование (1) обеспечивается путем управления дополнительной группой элементов И старшим разрядом кода X через буферный повторитель и пространственным сдвигом на один разряд вправо при суммировании в первом сумматоре 2. Следовательно, на выходе первого сумматора 2 образуется значение Х согласно итоговому уравнению преобразования (2).

На фиг. 3 приведена функциональная схема квадратора для разрядности входного кода X (разряды пронумерованы с О до 9; 9 - старший разряд) при количестве шагов коррекции т 2. Для этого случая уравнение преобразования следующее:

Y 9+tl+ 1152+1,

где -ge и значения хранятся в блок

4 памяти объемом Q 16Х 4 64 бит, управляемом через коммутатор 7.3 разрядами 3-6 входного кода X. Для определения значения i|;i и i|:o используются разряды О-7 и 1-6 входного кода X, так как значения аргумента этих функций лежат в ин- -тервалах) 0,-;|-) и (0,) соответственно, и при определении 2 разряды входного кода дожны быть сдвинуты вправо на один разряд, что соответствует операции умножения на .

Так как функции ij)i, i| 2, I являются симметричными при определении их значений на интервалах -, -) для Ji; -J-, -|-) и

1-1-)для4-.; -bi).li),|-,i)H ,) для используется тот же прием, что i- -

8

и для интервалов 4-, -g-) для -|-, -) и

0

0

f, f) для,2; О, f), J-, f), f, f) и 4-, -|-) для , если в качестве аргумента

использовать дополнение части кода X. Операция дополнения обеспечивается коммутаторами 7.1 для Ч{ 7.2 для 7.3 для f , которые выполнены на элементах ИСКЛЮЧ.Л- ЮЩЕЕ ИЛИ. Управление этими коммутато- ми осуществляется разрядами 9.8 и 7 входного кода X через буферный повторитель. Выходы коммутаторов 7.1 и 7.2 подключаются к входам первой ступени сумматора 3 через элементы И 8, 1 и 8.2, управляемые дещифратором 5. Дешифратор 5 состоит из позиционного дешифратора трехразрядного двоичного кода в позиционный и двух элементов 4ИЛИ, с помощью которых формируются управляющие сигналы для групп элементов И 8.1 и 8.2.Группа элементов И 8.1 открыта на интервалах -|-, -|-), -, -t).

f± J. А ly яЬ IR- 4

8

т.е

f. i)

группа эле

ментов И 8.2 - на интервалах -|-, -|.

f.1 -3 51 JL) 4- i т е J- -) и Ч 8 8 4 М S ig 8

-5-, ). Это означает, что группы элментов

И 8.1 и 8.2 открыты на тех интервалах, где функции i|)i и ij)2 не равны 0. Управление дешифратором 5 осуществляется тремя старшими разрядами кода X (9, 8 и 7).

Таким образом, на выходе первой ступени сумматора 3 образуется сумма |}i+ |:-2, а на выходе второй, т.е. на выходе сумматора 3 ф + 1| 2+ . Для определения ф часть входного кода X (разряды О-8) через элементы И 6 подключены к входам В1-89 сумматора 2, причем управление элментами И 6 осуществляется старшим разрядом (разряд9) ко да X, обеспечивая для ,-). Следует отметить, что разряды О-8 кода X подключены через элементы И 6 к входам сумматора 2 с пространственным сдвигом влево на один разряд, обеспечивая таким образом операцию умножения на два. Следовательно, на выходе сумматоре 2 образуется сумма + 4 2+|, определяемая

уравнением преобразования квадратора.

Формула изобретения

Квадратор, содержащий регистр аргумента, вход которого соединен с информационным входом квадратора, дешифратор, групп элементов И (где т 1+ . а -- количество участков аппроксимации), блок памяти, первый и второй сумматоры, выходы первого из которых являются выходами квадратора, а первая группа входов первого сумматора подк. 1юена к выходам второго сумматора, входы первого и второго c, ia- гаемых которого соединены соответственно

с выходми элементов И т групп и выходами блока памяти, управляющие входы элементов И m групп подключены к выходам дешифратора, входы которого соединены с выходами старших разрядов регистра аргумента, отличающийся тем, что, с целью расширения класса решаемых задач за счет увеличения диапазона обрабатываемых чисел, в него введены (т+1) коммутаторов и дополнительная группа элементов И, выходы которых подключены к второй группе входов первого сумматора, управляюш,ие входы элементов И дополнительной группы и () коммутаторов соединены с выходами старших разрядов регистра аргумента, причем информационные входы элементов И дополнительной группы соединены с выходами остальных разрядов регистра аргумента и информационными входами (т-}-) коммутаторов, а выходы т коммутаторов и выход (m-f- 1)-го коммутатора соединены с информационными входами элементов И т групп

и адресными входами блока памяти соответственно.

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении специализированных вычислителей, функциональных преобразователей, устройств для обработки сигналов и информационно-измерительных систем. Цель изобретения - расширение класса решаемых задач за счет увеличения диапазона обрабатываемых чисел. Поставленная цель достигается благодаря введению в квадратор, содержащий регистр 1 аргумента, сумматоры 2 и 3, блок памяти 4, дешифратор 5 и группы элементов И 8.1-8.т, дополнительной группы 6 элементов И и коммутаторов 7.1-7.(т + 1), что позволило исключить устройство нормировки при работе с квадратором. 3 и„1. U S (Л СО 1чЭ СП 4 05 СО Фиг.1

A.4,j

4);,

2im

И 4- « 4- «

йУт

пгг

Риг.г

Редактор В. Петраш Заказ 3110/44

Составитель Н. Шелобанова Техред И. ВересКорректор В. Бутяга

Тираж 672Подписное

ВНИИПИ Государственного ко.митета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4