Буферное запоминающее устройство Советский патент 1989 года по МПК G11C19/00 

(21)4089000/24-24

(22)14.07.86

(46) 28.02.89. Бюл. № 8 (72) А.В.Глухов

(53)68 1.327.66(088.8)

(56)Авторское свидетельство СССР № 974411, кл. G 11 С 19/00, 1980.

Авторское свидетельство СССР № 763970, кл. G 11 С 19/00, 1977.

(54)БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

(57)Изобретение относится к цифровой вычислительной технике, технике передачи дискретной информации и телеграфии и может найти применение в аппаратуре ввода - вывода данных и сопряжения узлов, обладающих различным быстродействием. Целью изобретения является повьшение быстродействия буферного запоминающего устрой ства. Устройство содержит регистры 1, .каждый из которых выполнен на триггерах 2, триггеры 3, группу элементов И 4, группу элементов И 12, входы и выходы устройства. Если i-1-й триггер находится в единичном состоянии, а i-й - в нулевом, то i-1-й триггер переключается в нулевое, сое- тояние, а i-й - в единичное. Во всех других случаях триггеры не переключаются. Записываемое число сразу продвигается через незанятые регистры в самый последний из них, а запрещающий сигнал, соответствующий единичному состоянию триггера с управляющей схемы, возникший при поступлении импульса записи на вход 7, как бы догоняет это число и фиксирует его в самом последнем из незанятых регистров. При поступлении сигнала сброса на вход 8 все триггеры переходят в нулевое состояние, с вьсходрв их на управляющие входы всех регистров поступают сигналы, разрешающие в них запись. Информация, хранящаяся в регистрах, при этом теряется. 1 ил.

10

(Л

3:

m

4i О5 ts9 4 Ю

11

изобретение относится к цифровой вычислительной технике, технике передачи дискретной информации и телеграфии и может найти приз енение в аппаратуре ввода-вывода данных и сопря- йсения: узлов,, обладающих различным быстродействием.

Целью изобретения является повышение быстродействия буферного запоминающего устройства.

Иа чертеже представлена функциональная схема буферного запоминающего устройства.

Устройство содержит регистры 1, калсдый из которых выполнен на триг- герах 2,, триггеры 3, группу элементов И 4,, выход 5 контроля записи числаJ вход 6 записи, вход 7 чтенияj вход 8 сброса, информационные вхо- 1дь 9, выход 10 наличия данных, ин- :формационные выходы П и группу эле- : ментов И 1 2 ,

: Буферное запоминающее устройство работает следующим образом, ; регистр управляется схемой управления, в которую входят элементы И 4 и 12 и триггер 3.

При .поступлении импульса записи на вход 6 производится установка первого триггера 3 первой управляющей схемы в единичное состояние, в результате чего запрещается запись ;В первый регистр и в нём фиксируется

число, находящееся на входах 9 устройства в момент поступления импульса записи на вход 6. Так как все свободные регистры доступны для записи, число, зафиксированное в первом регистре, последовательно записывается во все эти регистрБ. Сигнал 1 с единичного выхода триггера 3 поступает на второй вход элемента И 4 последующей схемы управления. Сигнал 1 с выхода этого элемента устанавливает второй триггер в единичное состояние, при. этом запрещается запись во второй регистр. Кроме того, сигнал 1 с единичного выхода первого триггера поступает на первый вход соответствующего элемента И 1 2, сигнал 1 с вькода которого, поступая на первый вход сброса первого триггера, возвращает его в исходное состояние. Аналогично устанавливаются в единичное состояние и возвращаются в нулевое состояние и остальные триггеры, кроме последнего, который устанавливается в единичное

состояние и остается тупления импульса на стирания записи При триггеров управляющих

в нем до пос- вход 7 сигнала переключении схем на соот

ветствующие регистры последовательно подаются импульсы, запрещающие запись в них. На управляющих входах последнего регистра сигналы запрещения записи-остаются,, что позволяет хранить в нем записанное число. На управляющих входах всех предыдущих регистров снова действуют сигналы, разрешающие запись в них. При поступлении последующих импульсов записи на вход 6 устройство работа.ет аналогичным образом, только теперь не возвра:щаются в нулевое состояние сначала предпоследней N-1 триггер, затем N-2,, затем N-3 и т.д. При пос

5

0

5

0

5

0

5

туплении N-ro импульса записи не возвратится в нулевое состояние первый триггер. При этом в N-1 регистре будет храниться число, находившееся на входах 9 устройства при поступлении второго импульса на вход 6, в N-2 регистре будет храниться число, находившееся на входах 9 устройства при поступлении третьего импульса на вход 6 и т.д. В первом регистре будет храниться число, находившееся на входах 9 устройства при поступлении N-ro 1 мпульса на вход 6,.

При поступлении импульса стирания записи на вход 7 с выхода элемента И 12 на первый вход сброса триггера 3 последней схемы управления поступает сигнал 1, который устанавливает этот триггер в нулевое состояние. Теперь, если предьщз щий триггер находится в нзшевом состоянии, последний триггер остается в нулевом состоянии и разрешает.запись в последний регистр. Если предыдущ.ий триггер находился в единичном состоянии, то с выхода схе-мы И 4 после переключения последнего триггера в нулевое состояние на установочный вход этого триггера поступает сигнал % который установит его опять в единичное состояние. Появление сигнала 1 на инверсном .выходе последнего триггера, при переключении его в нулевое состояние вызовет появление сигнала 1 на выходе элемента И 12, выход кото-е- рого подключен к первому входу сброса предыдущего триггера, и этот триггер установится в нулевое состояние. Если триггер 2 находится в единичном

состоянии, предпоследний триггер опять переключится в единичное состояние и т.д. Этот процесс будет распространяться далее, пока не установится в нулевое состояние первый из находившихся ранее в единичном состоянии триггеров. Этот триггер обратно в единичное состояние не переключится, а останется в нулевом состоянии, В результате при переключении триггеров после поступления импульсов на вход 7 на выходах триггеров последовательно, начиная с последнего и заканчивая первым из находившихся до поступления этого импульса в единичном состоянии триггером, появятся и пропадут сигналы, разрешающие запись в соответствующие регистры. В итоге произойдет стирание числа, хранившегося в последнем регистре, и перезапись хранившихся чисел из предыдущих регистров в последующие, т.е. произойдет сдвиг информации на одну позицию к выходам устройства.

Таким образом, алгоритм работы устройства-сводится к следующему.

Если триггер находится в единичном состоянии, а i-й в нулевом то триггер переключается в нулевое состояние, а i-й - в единичное. Во всех других случаях триггеры не переключаются. Записываемое число сразу продвигается через незанятые .регистры в самый последний из них, а запрещающий сигнал, соответствую- щий единичному состоянию триггера с управляющей схемы, возникший при поступлении импульса записи на вход 7, как бы догоняет это число и фиксирует его в самом последнем из незанятых регистров.

При поступлении сигнала сброса на вход 8 все триггеры переходят в нулевое с остояние, с выходов и51 на управляющие входы всех регистров посд

2421

тупают сигналы, разрешающие в них запись. Информация, хранящаяся в регистрах, при этом теряется. , ,

Формула изобретения

Буферное запоминающее устройство, содержащее последовательно соединенные регистры, триггеры, первую группу элементов И, причем информационные входы первого регистра являются информационными входами устройства, выходы последнего регистра являются информационными выходами устройства, прямой выход каждого из триггеров подключен к первому входу соответствующего элемента И. первой группы, выход которого подключен к первому входу сброса соответствующего триггера, отличающееся тем.

что, с целью повьшгения быстродействия устройства, оно содержит вторую группу элементов И, выход каждого из которых подключен к установочному входу соответствующего триггера, вторые входы сброса триггеров объединены и являются входом сброса устройства, прямой выход каждого из триггеров подключен к входу запрещения записи соответствующего регистра и первому входу последующего элемента И второй группы, второй вход которого подключен к инверсному выходу соответствующего триггера, к входу записи соответств тощего регистра и второму входу предыдущего элемента И первой группы, первый вход первого элемента И второй группы явяется входом записи устройства, второй вход последнего элемента И первой группы является входом чтения стройства, прямой выход последнего триггера является выходом наличия анных устройств. Инверсный выход

ервого триггера является выходом онтроля записи .числа устройства.