Устройство для перезапуска вычислительного комплекса при обнаружении сбоя Советский патент 1990 года по МПК G06F11/16 

Изобретение относится к вычислительной технике и может быть использовано в многомашинных и многопроцессорных системах для осуществления автоматического запуска и перезапуска вычислительного комплекса.

Цель изобретения - повышение быстродействия устройства.

На фиг.1 изображена структурная схема устройства для перезапуска вычислительного комплекса при обнару

жении сбоя; на фиг.2 - структурная схема блока выбора конфигурации; на фиг.З - структурная схема блока управления; на фиг.4 - структурная схема шифратора комбинаций;на фиг.5 - структурная схема преобразователя ко- да; на фиг«6 - структурная схема формирователя импульсов; на фиг.7 - временная диаграмма работы генератора серий импульсов.

Устройство (фиг.1) для перезапуска вычислительного комплекса (фиг.1) содержит первый 1 и второй 2 счетчики, первый 3 и второй 4 триггеры, генератор 5 импульсов, генератор 6 серий импульсов, первый 7, второй 8, третий 9 и четвертый 10 элементы ИЛИ, первый 11, второй 12, третий 13, четвертый 14, пятый 15, шестой 16, седьмой 17 и восьмой 18 элементы И, первую 19 и вторую 20 группу элементов ИЛИ, первую 21 и вторую 22 группу регистров, первый 23, второй 24, третий 25 и четвертый 26 мультиплексоры, первый 27, второй 28, третий 29 и четвертый 30 демультиплексоры, группу 31 формирователей импульсов,группу 32 блоков управления, блок 33 вы

5

0

5

с

0

бора конфигурации, шифратор 34 комбинаций, преобразователь 35 кода.

Блок 33 выбора конфигурации (фиг.2) содержит первую 36 и вторую 37 группы узлов элементов И, первую 38 и вторую 39 группы элементов И, группу узлов 40 элементов ИЛИ, первый 41, второй 42 и третий 43 узлы элементов ИЛИ, первый 44, второй 45 и третий 46 узлы триггеров, первую 47 и вторую 48 группы элементов НЕ, элемент ИЛИ 49 и регистр 50.

Каждый блок 32 управления группы (фиг.З) содержит триггер 51, генератор 52 импульсов, первый 53 и второй 54 счетчики, элемент И 55, первый 56, второй 57, третий 58 и четвертый 59. элементы ИЛИ, первый 60 и второй 61 элементы задержки, регистр 62, элемент ИЛИ-НЕ 63, группу 64 элементов И и дешифратор 65. Шифратор 34 комбинаций (фиг.4) содержит первый 66, второй 67 и третий 68 узлы элементов ИЛИ и группу 69 элементов И.

Преобразователь кодз является преобразователем код номера операции - код состояния устройств (фиго5) и содержит первый 70, вт-орой 71, третий 72 и четвертый 73 элементы ИЛИ, Формирователь импульсов (фиг.6) содержит элементы И 74, НЕ 75 и элемент 76 задержки.

Устройство работает следующим образом.

При включении устройства на вход начальной установки и далее на вход второго элемента ИЛИ 8 поступает импульс, устанавливающий в нулевое состояние первый триггер 3, второй

счетчик 2, регистры первой 21 и второй 22 групп и приводящий в исходное состояние блок 33 и блоки 32. В исходном состоянии на первых выходах групп командных выходов блоков 32 управления присутствуют уровни логической 1, а на других выходах - уровни логического О. Такая комбинация управляющих сигналов позволяет каждому процессору комплекса вести вычисления по программе. Сигналы .Ожидание/счет от всех процессоров поступают на входы соответствующих формирователей 31 импульсов, каждый из которых формирует короткий импульс при переходе сигнала Ожидание/счет из 0м в 1. При работающих процессорах (или хотя бы одного из них) сигналы с выходов формирователей 31 складываются на первом элементе ИЛИ 7 и при условии разрешающего потенциала на втором входе первого элемента И 11 постоянно обнуляют счетчик 1. На счетный вход счетчика 1 поступает последовательность импульсов от генератора 5. При останове всех процессоров счетчик 1 перестает обнуляться и при переполнении устанавливает триггер 3 в единичное состояние. Единичный сигнал с единичного выхода триггера 3 запускает генератор 6 серий импульсов, который непрерывно вырабатывает пять серий импульсов, сдвинутых один относительно другого (фиг.7). Одновременно нулевым сигналом с нулевого выхода триггера 3, поступающим на второй вход первого элемента И 11, запрещается обнуление схем устройства по сигналам Ожидание/счет на время выполнения операций перезапуска, поскольку процессоры при выполнении этих операций также меняют свое состояние.

Импульсы, вырабатываемые генератором 6, управляют работой устройства. При этом осуществляется поочередная работа со всеми процессорами комплекса. Номер процессора, с которым в данный момент ведется работа, хранится в счетчике 2. Код номера процессора со счетчика 2 поступает на адресные входы мультиплексоров 23-26 и демультиплексоров 27- 30, которые производят коммутацию регистров 21 и 22 и блока 32 управления, соответствующих данному процессору. В регистре 21 в позиционном коде хранятся номера комбинаций устройств, которые с процессором уже принимали участие в попытке перезапуска вычислительного комплекса. Разрядность каждого регистра 21 равна М-К-Т (где М - количество модулей оперативной памяти, К - количество каналов и Т - количество внеш0 них запоминающих устройств в составе вычислительного комплекса). Б регистре 22 хранятся в позиционном коде номера устройств оперативной памяти, канала и внешнего запоминаю5 щего устройства, которые с данным

процессором образуют текущую комбинацию, на которой осуществляется попытка перезапуска вычислительного комплекса. Разрядность регистров вто0 рой группы 22 равна М + К + Т.

В начальный момент времени запуска счегчик 2 находится в нулевом состоянии, нулевой код с его выхода поступает на адресные входы мультиплек5 соров 23-26 и демультиплексоров 27 - 30, которые коммутируют первые регистры групп 21 и 22,а также первый блок 32. По первому импульсу, поступающему с первого выхода генератора 6 серий импульсов, производится проверка сигнала останова с выхода останова первого блока 32,поступающего через мультиплексор 25 на вход элемента И 13. Если блок оказывается не запущенным на управление перезапуском, на выходе останова присутствует уровень логической 1 и триггер 4 устанавливается в 1м. Триггер 4 по сигналу начальной установки не обнуляется, поскольку при первом опросе первого блока 32 тот всегда оказывается не запущенным на управление перезапуском и триггер 4, независимо от исходного состояния, устанав5 ливается в единичное состояние. Единичный уровень с единичного выхода триггера 4 разрешает прохождение импульсов второй, третьей и четвертой серий соответственно на выходы элементов И 14-16. По импульсу третьей серии с выхода элемента И 15, поступающему на вход демультиплек- сора 30 и далее на вход элемента ИЛИ 19(, первый регистр 22,, обнуляется. Одновременно импульс с выхода элемента И 15 поступает на вход блока 33 и устанавливает на первой группе выходов позиционные коды номеров устройств, назначенных в конфи0

5

0

5

0

гурацию к первому процессору. Далее, по импульсу четвертой серии с выхода элемента И 16, поступающему на вход демультиплексора 29 и далее, на вход стробирования приема регистра 221, производится прием кодов номеров устройств в позиционном виде в первый регистр 22, второй группы.

. Кроме того, импульс с выхода элемента И 16 поступает на вход блока 33, по которому назначенные в конфигурацию с первым процессором устройства исключаются из состава незанятых. Импульс с выхода элемента И 1Ь поступает также на вход элемента И 12. Если в состав конфигурации назначены устройства, то на первой группе выходов блока 33 присутствует не нулевой код, а на выходе элемента ИЛИ 10 - уровень логической 1, который поступает на второй вход элемента И 12. Таким образом, если в конфигурацию с первым процессором назначены устройства, то на выходе элемента И 12 появляется импульс , который через демультиплек- сор 28 поступает на вход пуска первого блока 32,.

По этому сигналу блок 32 запускается на управление процессором перезапуска вычислительного комплекса. На выходе останова блока 32 устанавливается уровень логического О. На первом выходе из группы командных выходов блока 32, появляется уровень логического О, а на втором - логической 1. В ответ на этот единичный сигнал первый процессор выполняет первую операцию запуска. В случае нормального завершения первой операции запуска процессор выдает сигнал, который поступает на первый вход группы входов состояния блока 32 и переключает его таким образом, что на следующем выходе из группы командных выходов появляется сигнал, в ответ на который процессор выполняет вторую операцию перезапуска и т.д. до окончания последней операции запуска. В случае непрохождения какой-либо операции блок 32, переходит в исходное состояние, при котором на его выходе останова и на дервом выходе из группы командных выходов устанавливаются уровни логической 1, а на остальных выходах из группы командных выходов - уровни логического О

После запуска первого блока 32 вырабатывается импульс пятой серии генератором 6 импульсов. По этому импульсу устройство переключается на обслуживание следующего процессора, обнуляется триггер 4, а счетчик 2 увеличивает на единицу свое состояние и мультиплексоры 23-26 и

демультиплексоры начинают коммутировать следующий по порядку регистр из первой 21 и второй 22 групп и следующий блок 32.

Работа устройства по созданию

5 конфигурации повтрряется для второго процессора. При этом в блоке 33 учитывается занятость устройств,уже назначенных в конфигурацию с первым процессором. Так операция повторяQ ется для всех процессоров. В результате число созданных рабочих конфигураций будет составлять минимально из Р, М, К, Т. После создания конфигурации с. последним процессором

5 (состояние счетчика 2 равно Р-1) счетчик 2 переходит в нулевое состояние (коэффициент пересчета равен Р) и устройство опять переходит к обслуживанию первого процессора. В

0 случае, если процессор выполняет какую-либо операцию из подпрограммы перезапуска, на выходе останова соответствующего ему блока 32 присутствует потенциал логического О и при его опросе не будет взведен триггер 4. Элементы И 14-16 будут закрыты и произойдет холостой ход по созданию конфигурации с данным процессором. При этом состояние регистQ ров 22 не изменится и не будет выдан сигнал пуска на вход пуска блока 32. Сигнал пуска не выдается и в случае, когда процессор не выполняет операций из подпрограммы перезапуска, но

5 в конфигурацию с ним не назначено других устройств комплекса. Подобная ситуация происходит тогда, когда количество устройств какого-нибудь типа (например, каналов) меньше количества процессоров.

5

0

В случае запуска какой-либо операции из подпрограммы перезапуска на каком-либо процессоре (например, i-м) и ее незавершении блок 32 устанавливается в исходное состояние. При-опросе этого блока (содержимое счетчика 2 равно i-1) по импульсу первой серии с первого выхода генератора 6 устанавливается в единичное состояние триггер 4, разрешая прохождение импульсов второй, третьей и четвертой серий на выход элементов И 14-16 соответственно. По импульсу второй серии с выхода элемента И 14, поступающему на второй вход блока 33, устройства, принимавшие участие в перезапуске вычислительного комплекса с i-м процессором, переводятся в состав свободных устройств, после чего они вновь могут включаться в состав конфигураций. Номера этих устройств с выхода регистра 22- через мультиплексор 24 поступают на первую группу входов блока 33.

Кроме того, по импульсу второй серии код номера комбинации устройств, на которых осуществлялась попытка перезапуска, записывается в регистр группы 21. Эти номера в позиционном коде с выхода регистра 21, через мультиплексор 23 поступают на вторую группу входов блока 33 и запрещают повторное назначение этих комбинаций. Запись в регистры группы 21 осуществляется без предварительного их обнуления, в результате чего они работают в режиме накопления информации: регистр 21,- хранит позиционные коды номеров всех комбинаций устройств оперативной памяти каналов и внешних запоминающих устройств, прошедших попытку перезапуск с i-м процессором. Номера этих устройств в позиционном коде с выхода регистра 22 через мультиплексор 24 поступают на группу входов шифратора 34 комбинаций, где преобразуются в позиционный код номера комбинации, поступающего далее на информационные входы регистров группы 21. Преобразование номеров устройств в номер комбинации этих устройств производится с учетом диагностической информации о месте локализации неисправности, Основанием для диагностирования является неполное (частичное) использова-ние ресурсов рабочей конфигурации при реализации каждой отдельной операции программы перезапуска. Поэтому при незавершении какой-либо операции перезапуска неисправность считается локализованной в группе тех устройств, которые задействованы в ее выполнении. Потребности в ресурсах на выполнение

каждой операции априорно известны. В связи с этим каждой операции из программы перезапуска ставится в со ответствие код состояния устройств, определяющий тип устройства из рабочей конфигурации, задействованных в выполнении операции. Преобразование Код номера операции/код состоQ яния устройств осуществляется преобразователем 35 кода. Код номера незавершенной операции с группы информационных выходов блока 32 через мультиплексор 26 поступает на

5 группу входов преобразователя 35.

Уровни логической 1 на выходах преобразователя 35 вырабатываются на первом выходе - если в выполнении операции не использовался процессор;

0 ча втором выходе - если в выполнении операции не задействован модуль оперативной памяти; на третьем выходе - если в выполнении операции не использовался канал; на четвертом

5 выходе - если в выполнении операции не принимало участие внешнее запоминающее устройство.

На выходе шифратора 34 комбинаций вырабатываются все номера комбинаций

0 модулей оперативной памяти, каналов и внешних запоминающих устройств, внутри которых локализована неисправность. Эти номера в позиционном коде записываются в регистр (регистры) группы 21, в результате чего в дальнейшем запрещается создание конфигураций, содержащих сочетание устройств, внутри которых локализована неисправность. Если в выполнении опе« рации перезапуска не участвует процессор , то единичным уровнем с первого выхода преобразователя 35 кода, поступающим на первый вход элемента И 18, разрешается прохождение импуль-

5 са второй серии на входы элементов ИЛИ группы 20 и запись номера комбинации осуществляется одновременно во все регистры группы 21.

л Таким образом, чем глубже локализована неисправность, тем больше число комбинаций будет отброшено. Если неисправность локализована с точностью до одного устройства, то в регистры группы 21 будут записаны номера всех комбинаций, в которые входит это устройство. И, наоборот, в случае локализации неисправности с минимальной точностью (до всех уст5

111

ройств, входящих в конфигурацию) запись будет осуществлена лишь в один регистр 21- по сигналу с выхода демультиплексора 21 к лишь одной комбинации, соответствующей номерам модулей оперативной памяти, канала и внешнего запоминающего устройства.

Если в какой-либо конфигурации подпрограмма перезапуска выполнилась до конца (пришел сигнал об окончании последней операции на группу входов состояния соответствующего блока 32) на выходе окончания, перезапуска блока 32 появляется уровень логической 1, который поступает на вход элемента ИЛИ 9 и далее на вход элемента И 8 и осуществляет начальную установку (обнуление) всех схем устройства.

В случае массовых отказов устройств комплекса, когда оказываются неработоспособными все устройства одного типа, автоматический перезапуск вычислительного комплекса невозможен. . Признаком отказа вычислительного комплекса служит единичное состояние всех выходов регистров 21 (исчерпание всех возможных комбинаций устройств комплекса). При выполнение этого условия на выходе элемента И 17 устанавливается единич- ньй сигнал отказа комплекса.

В блоке 33 (фиг.2) триггеры узла 44 являются триггерами занятости модулей оперативной памяти. По сигналу начальной установки с установочного входа блока через элементы ИЛИ 40 триггеры устанавливаются в единичное состояние, что соответствует незанятости одноименного модуля оперативной памяти.Аналогично триггеры узлов 45 и 46 являются триггерами занятости модулей каналов и внешних запоминающих устройств. Элементы И 38 выполняют роль шифраторов номеров комбинаций устройств оперативной памяти, каналов-и внешних запоминающих устройств. Для этого на входы элементов И 38 заведены все возможные сочетания номеров этих устройств В начальный момент, когда все устройства свободны, на выходах всех элементов И 38 устанавливаются потенциалы логической 1. Это свидетельствует о том, что любая из комбинаций устройств оперативной памяти, каналов и внешних запоминающих устройств может быть назначена в кон08 -12

фигурацию к процессору для осуществления перезапуска вычислительного комплекса.

На элементах И 39 и элементах НЕ 47 осуществляется выбор одной комбинации устройств из всех возможных. При этом комбинации устройств, хранящиеся на регистрах 21, через мультиплексор 23 поступают на входы элементов НЕ 48 и далее на входы соответствующих элементов И 39, чем запрещается их повторное назначение. Код выбранной комбинации устройств

с выходов элементов И 39 по сигналу с третьего входа блока 33 заносится и хранится в регистре 50. С выхода регистра 50 код поступает на входы элементов ИЛИ узлов 41-43, где осуществляется обратное преобразование кода номера комбинации устройств в коды номеров устройств. Коды номеров устройств поступают на входы соответствующих элементов И 37 и по

сигналу с первого управляющего входа блока 33 устанавливают в нулевое состояние триггеры узлов 44-46 тех устройств, которые назначены в конфигурацию.

Кроме того, коды номеров устройств с выходов элементов ИЛИ узлов 41-43 поступают на первую группу выходов блока 33. При переводе устройств конфигурации из занятого состояния в

свободное номера этих устройств с группы выходов соответствующего регистра 22 через мультиплексор 24 поступают на первую группу входов блока 33, далее на входы элементов И 36

и по сигналу на втором управляющем входе блока устанавливают в единичное состояние соответствующие триггеры узлов 44-46. По сигналу с второго входа блока 33 через элемент

ИЛИ 49 производится обнуление перед приемом регистра 50.

В каждом блоке 32 (фиг.З) счетчик 53 и дешифратор 65 определяют выполняемую операцию из подпрограммы перезапуска вычислительного комплекса. При включении устройства на установочный вход блока 32 поступает импульс начальной установки, который через элемент ИЛИ 57 устанавливает

в исходные (нулевые) состояния счетчики 53 и 54 и триггер 51, а через элемент ИЛИ 59 обнуляет регистр 62. При этом на первом выходе дешифратора 65 и на выходе элемента ИЛИ-НЕ

63 (выход останова блока) устанавливается уровень логической 1. При поступлении сигнала пуска на вход блока 32 он через элемент ИЛИ. 56 поступает на счетный вход счетчика 53 и изменяет его состояние на 1. При этом единичный уровень на первом выходе дешифратора пропадает и появляется единичный уровень на втором выходе дешифратора 65, которым осуществляется запуск первой операции под .программы перезапуска. Сигналом с выхода элемента ИЛИ 56 осуществляетс также обнуление счетчика 54 и установка в единичное состояние триггера 51, разрешающего прохождение импульсов с генератора 5. импульсов через элемент И 55.на счетный вход счетчика 54.

При нормальном завершении операции перезапуска на соответствующий вход окончания операции блока 32 поступает импульс, который открывает соответствующий элемент И 64 и, пройдя элемент ИЛИ 56, добавляет единицу в счетчик 53. Дешифратор 65 выдает следующую кодовую комбинацию на выходы блока 32 и осуществляет запуск следующей операции подпрограммы перезапуска. Одновременно с запуском операции сигналом с выхода элемента ИЛИ 56 осуществляется обнуление счетчика 54, который начинает подсчет импульсов е нулевого состояния. Если после запуска какой-либо операции не приходит сигнал о ее окончании в течение интервала времени, определяемого временем пересчета счетчика 54, с выхода переполнения счетчика 54 выдается импульсный сигнал, которым обнуляется регистр 62 через элемент ИЛИ 59. Этим же сигналом через задержку, определяемую элементом задержки 60, осуществляется прием в регистр 62 позиционного кода номера операции с дешифратора 65 и далее через элемент 61 задержки обнуляются счетчики 53 и 54 и триггер 51.

В случае нормального завершения всех операций перезапуска сигнал об окончании последней из них поступает на второй вход последнего элемента И 64, с выхода которого выдается сигнал об окончании перезапуска вычислительного комплекса и осуществляется установка в исходное (нулевое) состояние счетчиков 53 и 54 и триггера 51.

В шифраторе комбинаций (фиг.4) элементы И 69 выполняют роль шифраторов комбинаций устройств оперативной памяти, каналов и внешних запоминающих устройств. Номер модуля оперативной памяти в позиционном

коде поступает с группы входов шифратора на первые входы элементов ИЛИ 66, номер канала поступает на первые входы элементов ИЛИ узла 67, а номер внешнего запоминающего уст5 ройства - на первые входы элементов ИЛИ узла 68, на вторые входы элементов ИЛИ узлов 66-68 подаются соответственно сигналы состояния модулей оперативной памяти, канала,

0 внешнего запоминающего устройства. На входы элементов И 69 заведены все возможные сочетания этих устройств. Если сигналы состояния устройств имеют нулевой уровень, а На

5 группу входов подано по одному номеру устройств различного типа (в позиционном коде), то на выходах элементов И 69 формируется позиционный код одного номера комбинации, соот0 ветствующей номерам устройств. Если один или несколько сигналов состояний устройств имеют единичные уровни, то на выходах соответствующих узлов элементов ИЛИ 66 и 67 или 68 будет единичный код. В результате на выходах элементов И 69 формируется позиционный код, содержащий номера всех комбинаций, в которые входят сочетания номеров устройств, сигнаQ лы состояния которых имеют- нулевое значение.

В преобразователе кода (фиг.5) на группу входов поступает позиционный код номера операции программ

5 перезапуска. На входы элемента ИЛИ 70 заведены номера тех операций,выполнение которых не требует процессора. Аналогично на входы элементов ИЛИ 71-73 заведены номера операций,

Q ПРИ выполнении которых не используются соответственно оперативная память, канал и внешнее запоминающее устройство.

Таким образом, устройство поэвог ляет осуществить автоматический за- пуск вычислительного комплекса всех входящих в него процессоров. Устройство осуществляет автоматическую кон- конфигурацию аппаратурных модулей

5

151

и производит запуск вычислительного комплекса при наличии хотя бы по одному исправному устройству различных типов. Устройство отличается большим быстродействием, поскольку при создании рабочих конфигураций реализует стратегию параллельного перебора устройств, входящих в состав комплекса.

Формула изобретения

1. Устройство для перезапуска вычислительного комплекса при обнаружении сбоя, содержащее два счетчика, два триггера, генератор импульсов, четыре элемента ИЛИ, семь элементов И, группу формирователей импульсов, группу блоков управления, первую группу элементов ИЛИ, две группы регистров, три мультиплексора, четыре демультиплексора, блок выбора конфигурации, генератор серий импульсов, причем ipynna входов первого элемента ИЛИ соединена через группу формирователей импульсов с группой входов ожидания устройства, выход первого элемента ИЛИ соединен с первым входом первого элемента И, второй вход которого подключен к нулевому выходу первого триггера, выход первого элемента И подключен к установочному входу первого сч.етчи- ка и первому входу второго элемента ИЛИ, второй вход которого соединен с входом начальной установки устройства, выход второго элемента ИЛИ подключен к установочным входам блоков управления группы, к установочному входу второго счетчика, к первым входам элементов ИЛИ первой группы, к установочному входу блока выбора конфигурации, к установочным входам регистров первой группы и нулевому входу первого триггера., единичным входом соединенного с выходом переполнения первого счетчика, счетный вход которого соединен с выходом генератора импульсов, информационный выход второго счетчика подключен к адресным входам первого, второго, третьего мультиплексоров и первого, второго, третьего, четвертого демультиплексоров, выход второго элемента И соединен с информационным входом второго демультиплексора, единичный выход первого триггера подключен к входу пуска ге5

60816

нератора серий импульсов, первый, второй, третий и четвертый выходы которого подключены к первым входам соответственно третьего, четвертого, пятого, шестого элементов И, а пятый выхоц соединен со счетным входом второго счетчика и нулевым входом второго триггера, единичным

выходом соединенного с вторыми входами четвертого, пятого, шестого элементов И, а единичным входом соединенного с выходом третьего элемента И, второй вход которого соединен с выходом третьего мультиплексора, группа информационных входов которого подключена к выходам останова блоков управления группы, входы пуска которых соединены с груп0 пой выходов второго демультиплексора, первый вход второго элемента И подключен к информационному входу третьего демультиплексора, к выходу шестого элемента И и к первому

5 информационному входу блока выбора конфигурации, второй информационный вход которого подключен к выходу четвертого элемента И, а третий информационный вход - к выходу пятого элемента И и к информационному входу четвертого демультиплексора, группа выходов которого подключена к вторым входам элементов ИЛИ первой группы, выходы которых соединены с установочными входами регистров второй группы, входы стробирования приема которых соединены с группой выходов третьего демультиплексора, выход третьего элемента ИЛИ соединен с третьим входом второго элемента ИЛИ, второй вход второго элемента И соединен с выходом четвертого элемента ИЛИ, группа входов которого соединена с группой выходов блока выбос ра конфигурации и с группами информационных входов регистров второй группы, группы выходов которых образуют группу выходов задания режимов устройства и соединены с группой

Q информационных входов второго мультиплексора, группа выходов которого соединена с первой группой информационных входов блока выбора конфигурации, вторая групп информационных входов которого подключена к группе выходов первого мультиплексора, группа информационных входов которого подключена к группе выходов регистров первой группы и к груп0

5

0

5

17

пе входов седьмого элемента И, выход которого является выходом отказ устройства, выходы окончания перезапуска блоков управления группы соеднены с группой входов третьего элемента ИЛИ, группы входов состояния блоков управления группы являются группами входов состояния устройства, а первые группы командных выходов - группами командных выходов устройства,о тличающееся тем, что, с целью повышения быстродействия устройства, в него введены четвертый мультиплексор, восьмой элемент И, вторая группа элементов ИЛИ, шифратор комбинаций и преобра- зователь кода, причем вторые группы командных выходов блоков управления группы подключены к группе информационных входов четвертого мультиплексора, адресный вход которого :соеди- нен с информационным выходом второ- го счетчика, группа выходов четвертого мультиплексора подключена к группе входов преобразователя кода, первый выход которого соединен с первым входом восьмого элемента И, а второй, третий и четвертый выходы подключены соответственно к первому второму и третьему входам шифратора комбинаций, группа входов которого соединена с группой выходов второго мультиплексора, а группа выходов соединена с группами информационных входов регистров первой группы, входы стробирования приема которых соединены с выходами элементов ИЛИ второй группы, первые входы ко- торых подключены к выходу восьмого элемента И, второй вход которого подключен к выходу четвертого элемента И и к информационному входу первого демультиплексора, группа выходов которого соединена с вторыми входами элементов ИЛИ второй группы.

2. Устройство по п.1, отличающееся тем, что блок управления группы содержит группу элементов И, два счетчика, дешифра

54160818

элемента задержки, элемент ИЛИ-НЕ и регистр, причем группа выходов дешифратора является первой группой . командных выходов блока управления и соединена с группой информационных входов регистра, с группой входов элемента ИЛИ-НЕ и первыми входами элементов И группы, вторые

Q входы которых подключены к группе входов состояния блока управления, ; группа входов дешифратора соединена с группой выходов первого счетчика, счетный вход которого подключен к

J5 выходу первого элемента ИЛИ, вход сброса первого счетчика соединен с выходом второго элемента ИЛИ,- первым входом третьего элемента ИЛИ и с нулевым входом триггера, выход ко20 торого и выход генератора импульсов соединены соответственно с первым и вторым входами элемента И, выход которого подключен к счетному входу второго счетчика, установочный вход

25 которого соединен с выходом третьего элемента ИЛИ, выход первого элемента ИЛИ соединен с вторым входом третьего элемента ИЛИ и с единичным входом триггера, выход переполнения

30 второго счетчика подключен к входу первого элемента задержки и к первому входу четвертого элемента ИЛИ, выход которого соединен с входом сброса регистра, второй вход четвертого элемента ИЛИ подключен к установочному входу блока и к первому входу второго элемента ИЛИ, второй вход которого через второй элемент задержки соединен с выходом первого элемента задержки и входом записи регистра, группа выходов которого подключена к второй группе командных выходов блока управления, третий вход второго элемента ИЛИ подключен к вы45 ходу окончания перезапуска блока

управления и к выходу последнего элемента И группы, выходы остальных элементов И группы подключены к группе входов первого элемента ИЛИ, от-

50 дельный вход которого соединен с вхо35

40

Изобретение относится к автоматике и вычислительной технике и может быть использовано в многомашинных и многопроцессорных вычислительных системах для автоматического запуска и перезапуска вычислительного комплекса. Цель изобретения - повышение быстродействия за счет организации параллельного направленного перебора устройств комплекса, включаемых в рабочую конфигурацию. В устройстве реализуется стратегия направленного перебора устройств комплекса, включаемых в рабочие конфигурации для перезапуска. При аварийном завершении какой-либо операции перезапуска устройства, реализовавшие эту операцию, в дальнейшем в данном сочетании в рабочие конфигурации не назначаются. Устройство для перезапуска вычислительного комплекса при обнаружении сбоя содержит счетчики 1 и 2, триггеры 3 и 4, генератор 5 импульсов, генератор 6 серий импульсов, элементы ИЛИ 7-10, элементы И 11-18, группы элементов ИЛИ 19 и 20, группы регистров 21 и 22, мультиплексоры 23-26, демультиплексоры 27-30, группу 31 формирователей импульсов, группу 32 блоков управления, блок 33 выбора конфигурации, шифратор 34 комбинаций, преобразователь 35 кода. 1 з.п. ф-лы, 7 ил.

тор, генератор импульсов, элемент И, триггер, четыре элемента ИЛИ, два

дом пуска блока, выход элемента ИЛИ- НЕ является выходом останова блока.

о

8091V51

I

-c

N

I «j

L I|

Фиг. б

УПРАВЛЯЮЩИЙ Вход

J

ФИГ. 5

Фиг.