Последовательно-параллельный аналого-цифровой преобразователь Советский патент 1989 года по МПК H03M1/14 

Изобретение относится к измери- гельной технике и может быть использовано в информационно-измерительных системах, гибридных вычислительных комплексах, системах автоматики, регулирования и контроля.

Цель изобретения - повьппение точности преобразования.

На фиг.1 приведена функциональная схема преобразователя; на фиг.2 - функциональная схема блока управления.

Преобразователь содержит операци- оиньй усилитель 1, га-разрядный аналого-цифровой преобразователь 2, .блок 3 управления, источник 4 опорного напряжения, блок 5 двухпозицион ных переключателей, равноплечий делитель 6 напряжения, секционирован- I ный умножающий.цифроаналоговый пре- I образователь 7, умножаюгдий цифроана- I логовый преобразователь 8, инвер- тор 9, элемент 10 задержки, счетчик 11, дешифратор 12.

I Секционированный умножающий циф- роаналоговый преобразователь содер- :жит ключи 13, резисторы 14. Умножаю- ; щий цифроаналоговый преобразователь : содержит ключи 15, резисторы 16. I Равноплечий делитель 6 содержит ре- зисторы 17 и 18. Блок 5 содержит I ключи 19. Блок управления содержит I резисторы 20 и элементы И 21. I Для систем с отрицательной обрат- I ной связью при достаточно большом коэффициенте усиления в контуре стабильность сигнала на выходе полностью определяется стабильностью цепи обратной связи,

В последовательно-параллельных аналого-цифровых преобразователях сигнал рассогласования приводится к выходу т-разрядного аналого-цифрового преобразователя Следовательно, контур обратной связи формируется из цифроаналогового преобразователя обратной связи и вычитающего : устройства. Поскольку эта цепь сов- MetTHO с источником опорного напряжения фактически формирует разность между эталонной мерой и измеряемой . величиной, то путем различных корректирующих процедур, даже при точности га-разрядного аналого-цифровог преобразователя Значительно более низкой, чем точность последовательн параллельного аналого-цифрового преобразователя, погрешность преобразования на последнем такте может быть определена как сумма относительной погрешности определения последней

разности на входе т-разрядного аналого-цифрового преобразователя и от- носительной погрешности самого га-разрядного аналого-цифрового преобразогг вателя. Но точность формирования

разностного сигнала на входе га-разрядного аналого-цифрового преобразователя полностью определяется точность цифроаналогового преобразователя обратной связи и вычитающего

узла. Следовательно, повьппение точностных характеристик этой цепочки прямо влияет на повышение точности последовательно-параллельного аналого-цифрового преобразователя.

Схема замещения цифроаналогового

преобразователя может быть представлена в виде последовательно включен ных источника опорного напряжения UQ и кОдоуправляемой проводимости У.

Тогда в соответствии с фиг.1 можно записать

J JY + JN (1) Для напряжений;получают Uy и,-| - и,. 11/ (2)

-а-а

где Ju и Лц - токи на выходах преобразователей 8 и 7; и и UQ - напряжения входного

сигнала и источника 4; y,Yy,Yj,- проводимости делителя 6, преобразователей 8 и 7.

Преобразователь работает следую- шрм образом.

В исходном состоянии на выходной информационной шине блок 3 устанавливает нулевой код. Это приводит к состоянию суммарной проводимости умножа- кяцего цифроаналогового преобразователя 8 и секционированного умножающего цифроаналогового преобразователя 7, что выражается в следуннцем

Y

-tT

08 -07

(2 - О У„,

(3)

число двоичных разрядов умножающего цифроаналогового преобразователя 8 и секциони- рованного умножающего цифроаналогового преобразователя 7; младший квант цифроуправля- емой проводимости.

3.1462475

начальном состоянии счетчик 11

мо Y. же ны го си во та пр ке но

обнулен и все выходы блока 5 подключены к соответствующим .аналоговым входам преобразователя 7.

Проводимость ппеч равноппечного делителя 6 напряжения выбирается рав ной У„. Тогда для напряжения на входе т-разрядного аналого-цифрового преобразователя 2 справедливо равенство

и

(2 -1)Y«+Y i

т,е

(2 -1).о N0 О

-и

X ;

(4)

Далее блок 3 вырабатывает первый импульс запуска т-разрядного аналого- цифрового преобразователя 2 и через элемент 10 этот же импульс заносится в счетчик П. В результате пграз- рядньй аналого-цифровой преобразователь 2 выдает результаты кодирования в блок 3, где они обрабатываются по установленному алгоритму и поступают на выходную шину. К этому моменту первый ключ 19 блока 5 под воздействием сигнала с выхода дешифратора 12 подключает аналоговый вход первой секции секционированного умножающего цифроаналогового преобразователя 7 к выходу источника 4 опорного напряжения. Причем число разрядов секции равно т. Старшие m разрядов блока 3 осуществляют управление соответствующими ключами 15 умножающего цифроаналогового преобразователя 8 и старшей секции секционированного умножакщего цифроаналогового преобразователя 7.

В результате в схеме устанавли - ваются следующие соотношения

If - X ,

,(n-ml

-2

m

К - i2:::iN лп

H. 2

,lm-il

,(m-2)

где N, g(m-l)2 +g(m-2).2 - + + ....+gj2 - результат первого

кодирования m-разряд- ного цифрового преобразователя л 2,

.Следует отметить, что те разряды первой секции, для которых g; равно, нулю, не выключаются их схемы, а замещают аналогичные разряды в умно- жаюр;ем цифроаналоговом преобразователе 8,

Проводимость, которая в зависимости от значения N исключается из Y., , включается параллел.ьно Y. В то же время, поскольку на информационный вход умножающего цифроаналогово- го преобразователя 8 поступает инверсия кода N, то соответствующие Проводимости будут исключены из Y,,, так как оба их вывода получаются прдключенными к одной и той же точке - инвертирующему входу операционного усилителя 1.

Для сигнала на входе т-разрядного аналого-цифрового преобразователя 2 после первого такта преобразования получ ают

Uv

,

N,.

(6)

Второй и все последующие такты преобразования протекают аналогичным образом. В результате коэффициент передачи операционного .усилителя 1

возрастает за счет уменьшения проводимости цепи обратной связи. В то же время преобразователь 7 обратной связи формируется из освободившихся про водимостей посекционно. Причем неиспользуемые в зависимости от формиру емого кода проводимости замещают аналогичные проводимости из состава :

умножающего цифроаналогового преобразователя 8. В результате погрешности вносимые на предыдущем такте проводимости из состава Yy, вычитаются в последукщем такте, так как проводимости будут входить уже в состав YJJ или YX.у

Для i -го такта преобразования можно записать следующие основные соотношения

- 2

К

Nt

5

KX;

-N; .

«m

-С8,-„.м-2

{im-.l

2),

где §60,1

и.

- и„

2 -

0

5

(7)

« 8(im-i) (8)

у, i t J

На последнем такте преобразования сформированный код в цепь .обратной связи не вводится, а только поступает на последние разряды выходной шины.

Формула изобретения

1. Последовательно-параллельный аналого-цифровой преобразователь

содержащий блок управления, т-разряд- ный аналого-цифропой преобразователь и операционный усилитель, выход которого соединен с информшщонным вхо- дом т-разрядного аналого-цифрового . преобразователя, информационные выходы которого соединены соответственно с информационными входами блока управления, информационные

выходы которого соединены с соответ- ; ствуюгцими информационными входами 11цифроаналогового преобразователя и яв- ; ляются выходной шиной, отличаю- ; щ и и с я тем,что,с целью повышения ; точности,в него введены умножающий циф- :,роаналоговый преобразователь, блок : двухпозиционных переключателей, зле- I мент задержки, счетчик, дешифратор.

аналого-цифрового преобразователя и через элемент задержки соединен со счетным входом счетчика, выходы которого соединены с соответствукщими входами дешифратора, выходы которого соединены с соответствующими управляющими входами блока двухпозиционных переключателей, п-управляющих входов блока управления являются шиной Запуск,

2. Последовательно-параллельный аналого-цифровой преобразователь по П.1, отличающийся тем, что,блок управления выполнен на регистрах и группах элементов И, первые входы элементов И каждой группы -Объединены и являются соответствую-, щим- информационным входом блока, вы

Изобретение относится к измерительной технике, может быть исполь- зовано в информационно-измерительных . системах, гибридных вычислительных х комплексах, системах автоматики, регулирования и контроля.и позволяет повысить точность преобразования. Это достигается тем, что в преобразователь, содержащий га-разрядный аналого-цифровой преобразователь 2, операционный усилитель 1, блок 3 управления, цифроаналоговый преобразователь 7, введены источник 4 опорного напряжения, блок 5 двухпозици- онных переключателей, равноплечий делитель 6 напряжения, счетчик 11, дешифратор 12, элемент 10 задержки, инвертор 9, умножающий цифроаналоговый преобразователь 8, а цифроаналоговый преобразователь 7 выполнен в виде секционированного умножанадего цифроаналогового преобразователя. 3 з.п. ф-лы, 2 ил. а б С/) Ф(/|. I

1 инвертор, равнотшечий делитель напря- 20 ходы элементов И i-й группы соединежения, источник опорного напряжения, а цифроаналоговый преобразователь выполнен в виде секционированного умножающего цифроаналогового преобразователя, причем выход источника опорного напряхсения соединен с эталонным входом т-разрядного аналого-цифрового преобразователя и первыми информационными входами блока двухпозиционных переключателей, вторые Информационные входы которого соединены с выходом опергщионного усилителя и с выходом равноплечего делителя напряжения, а выходы соединены с соответствукщими аналоговыми входами секционированного умножающего цифроаналогового преобразователя, выход которого объединен с выходом и соединен с первым аналоговым входом умножающего цифроаналогового преобразователя, с первым входом равноплечего делителя напряжения и с инвертирующим входом операционного усилителя, неинвертирующий вход которого является шиной нулевого потенциала, второй анапоговый вход умножающего цифроаналогового преобразователя объединен с вторым входом равноплечего делителя напряжения , с информационным входом секционированного умножающего цифроаналого- эого преобразователя и является входной шиной, информационные выходы блока управления через инвертор соединены с соответствукщими информаци- йнными входами умножаюшего цифроаналогового преобразователя, управляю- щий выход блока управления соединен с управляющим входом га-разрядного

ны с соответствующими первыми входами i-ro регистра, йыходы регистров являются соответствующими информационными выходами блока, вторые входы регистров объединены и являются первым управляющим входом и управляющим выходом блока, вторые входы одноименных элементов И всех групп объединены и являются соответствующими п-1 управляющими входами блока,

секционированный умножающий цифроаналоговый преобразователь выполнен на группах ключей и резистор pax, первые входы всех ключей объединены и являются информационным

входом блока, вторые входы ключей каждой i-й группы объединены и являются соответствующим i-м аналоговым входом блока, третий вход каждого ключа является соответствукнцим информационным входом блока, выход каждого ключа соединен с первым выводом соответствукщего резистора, вторые выводы резисторов объединены и являются выходом блока,

4, Последовательно-параллельный аналого-цифровой преобразователь по п.1, отличающийся тем что умножающий цифроаналоговый преобразователь выполнен на ключах и

резисторах, первые выводы которых объединены и являются выходом блока, второй вывод i-ro резистора соединен с выходом 1-го ключа, первые вхбды ключей соответственно объединены и

являются первым аналоговым входом блока, вторые входы ключей объединены и являются вторым аналоговым вхоI 1 I II I

14624758

дом блока, третьи входы ключей являются соответствующими информационными входами блока.

U