Устройство приема дискретных сигналов с относительно-фазовой модуляцией низкой кратности Советский патент 1989 года по МПК H04L27/22 

Изобретение относится к электросвязи и может использоваться в технике передачи данных.

Цель изобретения - повышение помехоустойчивости в условиях воздействия импульсных и мультипликативных помех.

На фиг. 1 и 2 изображена структурная электрическая схема предлагаемого устройства.

Устройство содержит автоматический регулятор 1 уровня, полосовой фильтр 2, аналого-цифровой преобразователь 3, цифровой преобразователь Гильберта 4, блок 5 тактовой синхронизации, первый стробирующий блок 6, цифровой корректор 7, второй стробирующий блок 8, демодулятор 9, коррелятор 10, блок 11 задержки, ре- шающий блок 12, декодер 13.

Устройство работает следующим образом.

Принимаемый сигнал поступает па вход автоматического регулятора I уровня,который обеспечивает нормальное функционирование устройства приема дискретных сигналов при изменении уровня входного сигнала на + ,6 1 g дБ относительно номинального

значения.

Далее принимаемый сигнал поступает На вход полосового фильтра 2 обеспечивающего подавление внеполосо- вого аддитивного шума. С выхода полосового фильтра 2 сигнал подается на вход аналого-цифрового преобразова- теля 3 и на управляющий вход автоматического регулятора 1 уровня. Введение в цепь подстройки автоматического регулятора уровня принимаемого сигнала по лосового фильтра 2 позволяет снизить влияние аддитивного

О5

vl ч|

00 05

шума на коэффициент передачи автоматического регулятора 1 уровня.

С выхода аналого-цифрового преобразователя 3 отсчеты принимаемого сигнала, взятые с частотой дискретизации, в 6 раз превьщгающей частоту следования единичных элементов, поступают на вход цифрового преобразователя Гильберта 4. Выбор частоты дискретизации обусловлен выполнением требований к точности вьиисления производной в блоке 5 тактовой синхронизации, исходные данные для настройки которого снимаются с линии задержки цифрового преобразователя Гильберта 4. Назначение цифрового преобразователя Гильберта 4 состоит в формировании квадратурной составляющей принимаемого сигнала в соответствии с

jr X,

выражением

А

Z d

(1)

г Де х„.

N

отсчет принимаемого сигнала, снимаемый с k-ro отвода линии задержки цифрового преобразователя Гильберта 4 на п-м единичном интервале k-коэффициент импульсной характеристики цифрового преобразователя Гильберта 4, k -N,...,-1 ,0,1 ,...N , общее число коэффициентов цифрового преобразователя Гильберта 4.

Цифровой преобразователь Гильберт 4 представляет собой нерекурсивный цифровой фильтр с кососимметричной импульсной характеристикой, задаваемой нечетным числом постоянных ко эффициентов. Он реализован на основе линии задержки с отводами, взятыми через одну шестую единичного интервала Т. .К каждому отводу линии задержки подключен умножитель, обеспечивающий выполнение операции умножения принимаемого сигнала на коэффициент импульсной характеристики цифрового преобразователя Гильберта 4. С выходов умножителей сигналы поступают в сумматоры, которые обеспечивают вычисление квадратурной составляющей принимаемого сигнала х„ в соответствии с выражением (1). Синфазная составляющая принимаемого сигнала снимается с 0-го отвода линии задержки и поступает на первый выход цифрового преобразователя Гильберта 4. Квадратурная составляющая посту

467786

пает на второй выход цифрового преобразователя Гильберта 4. С (-1)-го и 1-го отводов линии задержки снимаются отсчеты принимаемого сигнала

5

0

5

Q j

х„. и х , которые поступают на третий и четвертый выходы цифрового преобразователя Гильберта 4 и далее используются в блоке 5 тактовой синхро0 низации.

Синфазная и квадратурная составляющие отсчета принимаемого сигнала появляются на первом и втором выходах цифрового преобразователя Гильберта

5 4 через интервал Т/6 и поступают в стробирующий блок 6. Назначение стро- бирующего блока 6 состоит в прореживании последовательности отсчетов принимаемого сигнала, которое поз0 воляет обеспечить интервал следования отсчетов-принимаемого сигнала на входе цифрового корректора 7, равный Т /2, Стробирующие блоки 6 и 8 могут быть реализованы на базе параллельных регистров, сигнал записи информации в которые поступает с второго и третьего выходов блока 5 тактовой синхронизации соответственно для стробирующих блоков 6 и 8.

Цифровой корректор 7 представляет собой нерекурсивный цифровой фильтр с постоянными комплексными коэффициентами. Он реализован на базе линии задержки с отводами, взятыми через интервал Т/2. Алгоритм коррекции описывается выражением

о X «т, -е

-ej

(2)

- комплексный отсчет принимаемого сигнала на выходе цифрового компромиссного корректора 7 на п-м едиQ

5

и-е

+ .

h-C

НИЧКОМ интервале,

+

ее

0

-комплексный отсчет принимаемого сигнала в 1-м отводе линии задержки корректора 7,

+

-комплексный коэффициент импульсной характеристики цифрового корректора 7,

-общее число коэффициентов цифрового корректора 7.

Коэффициенты цифрового корректора 7 рассчитываются в результате решения уравнения Винера-Хопфа в век- торно-матричной форме с комплексными коэффициентами.

г с

JCes

L+ 1

Выбор частоты дискретизации принимаемого сигнала в цифровом корректоре 7 в соответствии с теоремой Котельникова предполагает в данном случае дискретизацию сигнала с интервалом Т/2, что обеспечивает допо нительное подавление внеполосного аддитивного шума и исключает возможность трансформации фазочастотных и кажений в амплитудно-частотные при неудачном выборе фазы момента стро- бирования.

Поскольку принимаемый сигнал на этапе компромиссной коррекции стро бируется с частотой дискретизации, два раза превьплающей частоту следования единичных элементов, откорректированный сигнал перед тем как поступить на вход демодулятора 9 прореживается с частотой следования единичных элементов во втором стро- бирующем блоке 8. Управляющий сигнал поступает в стробирующий блок 8 с третьего выхода блока 5 тактовой синхронизации.

Отсчеты откорректированного сигнала поступают с периодом, равным единичному интервалу Т, на вход демодулятора 9, которьгй осуществляет перенос принимаемого сигнала в полосу эквивалентного низкочастотного канала. Работа демодулятора 9 описывается уравнением

-(.)

У« S«e

(3)

где у - комплексный отсчет демо- дулированного сигнала на

677866

оказьшает существенного влияния на помехоустойчивость, поскольку в предлагаемом устройстве используется оптимальный некогерентный метод приема.

Демодулятор 9 представляет перемножитель двух комплексных сигналов, одним из которых является отсчет откорректированного сигнала S,, а вто- 10 рым - соответствующий ему во времени отсчет опорного колебания.

Отсчеты опорного колебания формируются цифровым генератором, который входит в состав демодулятора 9. 15 Цифровой генератор опорного колебания может быть выполнен на основе постоянного запоминающего устройства (ПЗУ) необходимой емкости, управляемого по адресным входам с четчиком. 20 В ПЗУ хранятся коды отсчетов опорного колебания с начальной фазой f , взятые с частотой дискретизации, равной частоте следования единичных элементов. Обьем ПЗУ и коэффициент 25 пересчета счетчика в общем случае определяется кратностью частоты следования единичных элементов (частоты тактового колебания) и частоты опорного колебания. Изменение состояния 30 счетчика происходит в соответствии с (3) один раз за единичный инте-рвал.

Перед вынесением решения о переданных информационных символах оптимальный некогерентный алгоритм приема 3g дискретных сигналов с относительно- фазовой модуляцией предполагает вычисление в корреляторе 10 следующего выражения:

п-м единичном интервале;

начальная фаза некогерент- 40

ного опорного колебания циклическая частота опорного колебания, равная номинальному значения частоты несущего колебания, рекомендованной МККТТ для данной скорости передачи информации.

В предлагаемом устройстве демодулятор 9 обеспечивает устранение на приемной стороне неинформационный набег фазы несущего колебания за единичный интервал, возникающий из-за отсутствия кратности частот несущего и тактового колебаний. Расхождени частот и фаз несущего и опорного колебаний, обусловленное несихронно- стью и несинфазностью соответствующих генераторов, в данном случае не

, ,

I у„ / е ,

/У..,/ е (4)

где V и

ш

лм - абсолютные значения фаз 5 комплексных отсчетов демо- . дулированного сигнала на п-м и (n-l)-M единичных интервалах;

/у,/ и 0 /У,-,/

5

модули отсчетов демодули- рованного сигнала, которые в случае относительно-фазовой модуляции обычно при-, нимаются равньми единице. Поскольку, как следует из (4), в вычислениях участвует отсчет демоду- лированн-ого сигнала, полученный на предыдущем единичном интервале, в структурную схему устройства приема

введена линия П задержки. Выражение (4) предполагает снятие относительности, вносимой на передаче. Абсолютная фаза комплексного сигнала на входе решающего блока 12 в идеальных условиях соответствует информационному сдвигу фазы несущего колебания и Ч , вносимому на передаче.

Решающий блок 12 осуществляет по- элементную оценку информационных символов в соответствии с уравнением

а.. mm ;

{(Rei -a,.f +

+ (1т1„ - ES;) } ,

(5)

где а„

f- jSj - оценка информационного символа на п-м единичном интер- вале, а а и значения его синфазной и квадратурной составляющей соответственно,

min- II

а,- - функция, равная информационному символу а; +а доставляющему минимальное значение выражению в фигурных скобках (5). Очевидно, что процедура оценки информационного символа состоит в вычислении на каждом единичном интервале выражения в фигурных скобках уравнения (5) для всех возможных значений а а. ja и выбора такого а , которому соответствует минимальное значение выражения в скобках.

Решающий -блок 1 2 содержит сумматоры и схемы возведения в квадрат, соединенные в соответствии с выражением в фигурных скобках (5), а также схему сравнения, счетчик, первый и второй регистры и ПЗУ эталонов. В ПЗУ эталонов попарно занесены значения синфазной и квадратурной составляющих всех информационных символов. Счетчик обеспечивает последовательный пе- ребор всех а- , участвующих в вычислениях по формуле (5). Результат вычи- сления для каждого значения а поступает в схему сравнения,где он сравнивается с содержимым регистра и заносится в него, если результат вычисления меньше содержимого регистра. Параллельно с обновлением содержимого регистра происходит запись содержимого счетчика в другой регистр. Если перед началом вьмислений занести

о

5

0

5

0 5

0 5 Q

в регистр максимально представимое число, то по окончании перебора всех значений а,- в регистре останется минимальное значение выражения в фигурных скобках (5), а в другом регистре соответствующего ему значения эталона информационного символа а . Это

17

значение является оценкой принятого информационного символа а„ и формируется на выходу ПЗУ эталонов при загрузке счетчика из другого регистра. Полученная таким образом оценка.принятого информационного символа &. поп

ступает из ПЗУ эталонов на выходе решающего блока 12.

С выхода решающего блока 12 эталонное значение принятого сигнала поступает в декодер 13, где осуществляется преобразование информационного символа в код, в котором информация передается потребителю.Блок 5 тактовой синхронизации предназначен для получения опти- мальной оценки фазы момента строби- рования принимаемого сигнала в аналого-цифровом преобразователе 3 и стробирующих блоках 6 и 8.Критерий оптимальности в общем случае выбирается как мак.симум функции правдоподобия принимаемого сигнала.

Блок 5 тактовой синхронизации содержит сумматор, ВЫЧИСЛЯЮЩИЙ сумму отсчетов принимаемого сигнала, снимаемых с 1-го и (-1)-го отводов линии задержки цифрового преобразователя Гильберта 4, умножитель, на входы которого поступают результат вычисления суммы отсчетов и отсчет квадратурной составляющей принимаемого сигнала (-х) , умножитель , используемый для перемножения значений фазовой ошибки на коэффициент «i , и сумматор, обеспечивающий опенки момента стробирования. Оценка фазы момента стробирования поступает на управляющий вход управляемого делителя частоты, подключенного к задающему генератору. Сигналы, необходимые для синхронной работы аналого-цифрового преобразователя 3, первого 6 и второго 8 стробирующих устройств, формируются с помощью делителей на 3 и 2.

Формула изобретения

Устройство приема дискретных сигналов с относительно-фазовой модуляцией низкой кратности, содержащее

последовательно соединенные автоматический регулятор уровня, полосовой фильтр и аналого -цифровой преобразователь, а также демодулятор, решающий блок, выходы которого соединены с входами декодера, отличающееся тем, что, с целью повышения помехоустойчивости в условиях воздействия импульсных и мультипли- кативных помех, введены цифровой пре образователь Гильберта, блок тактовой синхронизации, коррелятор, блок задержки и последовательно соединенные первый стробирующий блок, цифро- вой корректор и второй стробирующий блок, выход полосового фильтра подсоединен к управляющему входу автоматического регулятора уровня, выход аналого-цифрового преобразователя - к входу цифрового преобразователя

Гильберта, первый и второй выходы которого соединены с входами первого стробирующего блока, выходы второго стробирующего блока соединены с входами демодулятора, выходы которого соединены с входами блока задержки и первым и вторым входами коррелятора, третий и четвертый входы которого соединены с соответствующими вьЕходами блока задержки, выходы коррелятора соединены с входами решающего блока, второй, третий и четвертый выходы цифрового преобразователя Гильберта соединены с соответствующими входами блока тактовой синхронизации, первый, второй и третий выходы которого подключены соответственно к управляющим входам .аналого- цифрового преобразователя, первого и второго стробирующих блоков.

Редактор Н. Тупица

Составитель Н. Лазарева Техред Л.Сердюкова

Заказ 3108

Тираж 626

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5 --- 1 -

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101

cvj

Корректор Л. Пилипенко

Подписное