Одноразрядный сумматор на ферритовых сердечниках Советский патент 1962 года по МПК G06F7/50 

Известные одноразрядные сумматоры на ферритовых сердечниках, олер«рующие с десятичными цифрами, представленными в коде «2 из 5, и построенные по матричному принципу на 100 ферритовых сердечниках, имеют ложные сигналы (помехи) и не обеспечивают высокого уровня полезного выходного сигнала, вследствие чего необходимы высокие требования к идентичности входных кодовых сигналов и наличие чувствительных выходных усилителей совпадения.

В предлагаемом сумматоре вход второго слагаемого, соединен с анализатором кода, выходом которого служат две пары шин передачи числа в кюде «1 из 5, связанных с блоком ключей, второй вход которого системой шин «1 из 10 подсоединен к выходу вспомогательного блока для учета переноса из младшего разряда, вход которого предназначен для ввода первого слагаемого, а выход блока ключей через выявитель переноса связан с выходом суммы и переноса устройства. Это позволяет реализовать сложение в циклическом варианте кода «2 из 5 и повысить надежность работы сумматора.

На чертеже приведена блок-схема описываемого, одноразрядного сумматора.

Одноразрядный сумматор содержит анализатор кода /, с которым соединен вход второго слагаемого. С помощью двух пар шин лередачи числа в коде «1 из 5 выход анализатора кода 1 соединен со входом блока ключей 2, второй вход которого с помошью систем шин «I из 10 соединен с вспомогательным блоком 3, служашим для учета переноса из младшего разряда., Выход блока ключей 2 через выявитель переноса 4 соединен с выходами переноса и суммы «2 из 5. Цикл работы предлагаемого .сумматора состоит из трех тактов. В первом такте производят начальную установку блока 1, считывание переноса с последующей передачей его в старший разряд.