Устройство защиты памяти Советский патент 1989 года по МПК G06F12/16 

фие.1

1

Изобретение относится к вычислительной технике и может быть использовано в устройствах с микро-ЭВМ, в которых необходима защита оперативко информации при частых нарушениях пит ния и длительном отключении сети.

Целью изобретения является повышение надежности.

На фиг. 1 представлена функциональная схема устройства защиты па мяти микро-ЭВМ; на фиг. 2 - функциональная электрическая схема одного из возможных вариантов исполнения устройства.

Устройство содержит операционный блок 1, выход 2 напряжения питания памяти устройства, блок 3 Формирования сигнала сброса, вход 4 напряжени питания устройства, компаратор 5 уровня напряжения питания, переключатель 6 питания, источник 7 питания, ключ 8, блок 9 управления, выход 10 выборки памяти устройства, выход 11 записи-чтения устройства, системный контроллер 12, генератор 13 тактовых импульсов9 постоянный запоминающий блок 14, дешифратор 15 адресов, порт 16 ввода-вывода, элемент ИЛИ-НЕ 17, резистор 18, электролитический конденсатор 19Л общий вход 20 питания, элементы ИЛИ-НЕ 21 и 22, элемент НЕ 23, элемент ИЛИ-НЕ 24, элемент НЕ 25, элементы ИЛИ-ЧЕ 26 и 27, переменный резистор 28, переключатель 29 режима, вход 30 имитации управляющего сигнала Захват, диоды 31 и 32, электролитический конденсатор 33, транзистор 34, резисторы 35 и 36,

вход 37 задания режима работы при восстановлении питания, микропроцессор 38 и блок 39 оперативной памяти. Микропроцессор может быть реализован на БИС К580ИК80.

Устройство работает следующим образом.

Вход 37 при работе микро-ЭВМ разомкнут, однако его состояние через вход порта 16 читается микропроцессором по программе Сброс в момент

включения питания. Если вход 37 ра- 50 При совпадении сигнала Захват

10

15

20

25

5

746572

Таким образом,, при любом нарушении питания операционный блок 1 повторяет прерванную операцию автоматичес- i ки5 что обеспечивает надежную работу связанного с микро-ЭВМ периферийного оборудования (например, печатающих устройств или каналов электросвязи).

Если вход 37 замкнут в момент включения питания, то блок 1 через-читает состояние О и переходит в режим выполнения программы Сброс с начальной установкой базовых ячеек памяти. Таким образом, удается отличить факт случайного или преднамеренного отключения питающего напряжения от факта необходимой процедуры инициализации, т„е. начальной установки, всей микропроцессорной системы в целом.

При первом включении питания блок 1, обращаясь к памяти, помещает в память какие-либо данные или прикладную программу, которые могут быть записаны либо полностью, либо частично. И если в данный момент происходит пропадание питающего напряжения по входу 4, то на всех входах и выходах блоков 1 и 3 постепенно устанавливается нулевой уровень.

30

При снижении питающего напряжения по входу 4 ниже уровня, допускаемого отклонением (как правило 5-10%) от номинала, компаратор 5 формирует

5 потенциальный сигнал 1 для управления блоком 9, который сигналом Н переводит блок 1 в режим Захват и после завершения блоком 1 текущей микрокоманды получает ответный сигнал Подтверждение захвата HL. Как правило, время завершения микрокоманды не превышает нескольких микросекунд, что вполне достаточно для нормального перехода блока 1 в пассив5 ный режим работы.

При отключении питания по входу 4 сигнал Сброс блоком 3 не формируется, т.е. остается в состоянии О,

а блок 9 находится в состоянии 1.

0

Изобретение относится к области вычислительной техники и может быть использовано в устройствах с микроЭВМ. Целью изобретения является повышение надежности. Устройство содержит оперативный блок 1, выход 2 напряжения питания памяти устройства, блок 3 формирования сигнала сброса, вход 4 напряжения питания устройства, компаратор 5 уровня напряжения питания, переключатель 6 питания, источник 7 питания, ключ 8, блок 9 управления, выходы 10 выборки памяти, 11 записи-чтения устройства. Поставленная цель достигается введением новых элементов и связей. 1 з.п. ф-лы, 2 ил.

зомкнут, то микропроцессор, обращаясь к блоку оперативной памяти через микропроцессорную магистраль, не изменяет содержимое базовых ячеек памяти и по информации этих ячеек (меткам) определяет точку возврата микропроцессорной системы в начало пре- 1 рванной программы.

и сигнала пропадения питания (от компаратора 5) блок 9 потенциальным сигналом 0м закрывает ключ 8S который сигналом 1 переводит память в режим Чтение. Как только напряжение по входу 4 упадет до нуля, сигнал HL блока 1 устанавливается в состояние О, однако сигнал |1 сое314

тояния блока 9 сохраняет неизменным состояние его выхода.

Таким образом, дальнейшая запись информации в память исключена, обеспечивается защита памяти данных и программ в момент отключения питания и в режиме хранения информации, i При включении сети, как только уровень питающего напряжения по вход 4 превысит нижний пороговый уровень, на входе компаратора 5 появляется уровень О, который поступает на вход блока 9, Сигнал Захват при включении питания не формируется,

поэтому выход блока 9 остается неизменным, С выхода блока 3 на вход блока 9 подается сигнал Сброс, которы удерживается в состоянии 1|1 в течение нескольких десятков миллисекунд, сохраняя состояние выхода блока 9 в режиме запрещения записи (О). По завершении сигнала Сброс (О) блок 9 изменяет состояние выхода (1) под действием сигнала от компа ратора 5, ключ 8 открывается и соединяет выход WE блока 1 с входом WE/RE памяти.

Таким образом, обращения к памяти разрешены, обеспечивается защита па- мяти данных и программ в момент включения питания и в период нормальной работы микро-ЭВМ.

Формула изобретения

1V Устройство защиты памяти, содержащее операционный блок, блок формирования сигнала сброса, компаратор уровня напряжения питания, переключатель питания, источник питания, причем вход напряжения питания устройства подключен к первому входу компаратора уровня напряжения питания i первому входу переключателя питания и к входу запуска блока формирования сигнала сброса, выход которого подключен к входу начальной устат новки операционного блока, выход

выборки памяти которого подключен к выходу выборки памяти устройства, выход переключателя питания подключен к выходу напряжения питания памяти устройства, отличающееся тем, что, с целью повышения надежности, в него введены блок управления

и ключ, причем первый и второй выходы блока управления подключены соответственно к входу управления режимом Захват операционного блока и к управляющему входу ключа, информационный вход и выход которого подключены соответственно к выходу сигнала записи-чтения операционного блока и к выходу записи-чтения.

0

„

5

0

5

фие.2