Преобразователь двоичного кода Советский патент 1989 года по МПК H03M7/06 

Фиг. I

114

Изобретение относится к вычисли- тельной технике и может быть использовано в системах обработки информации.

Цель изобретения - расширение области применения за счет преобразования в код по любому модулю К.

На фиг.1 приведена блск-схема преобразователя; на фиг.2 - выполнение узла суммирования по модулю К для случая на фиг.3-10 - примеры выполнения блока весового суммирования для следующих случаев; фиг.З - Ј свертка числа единиц кода по модулю фиг.4, 5 - преобразование кода в код по модулю фиг.6 - свертка числа единиц кода по модулю фиг.7 - преобразование кода в код по модулю фиг.8, 9 - преобразование кода в код по модулю фиг.10 - свертка числа единиц кода по модулю .

Преобразователь содержит (фкг.1) блок 1 весового суммирования и узел 2 суммирования по модулю К, включающий в себя блок 3 свертки числа разрядов, пороговый блок 4 и выходной сумматор 5

Блок 3 свертки числа разрядов выполнен (фиг,2) на сумматорах 6-8 (для ). Выходы каждого из сумматоров 6 и 7 с весами соединены с входами сумматоров 7 и 8, соответствующими единицам в двоичном коде числа W mod К.

Пороговый блок 4 имеет порог и может быть выполнен следующим образом.

Пусть двоичное представление по

А имеет вид: п

Пусть rf.( Xr.. . с/е (0. Входы порогового элемента с е-го и до j-ro 45 такие, что « 1 а Х}„ 0, соединены с входами элемента И, выход которого, а также входы порогового элемента с (j+l)-ro и до 1-го таких, что o/j( o( ., , tf-, 0, a Q o(, соединены с входами элемента ИЛИ, выход которого, а также входы порогового элемента, начиная с (i+l)- го и кончая входом с номером t таких rfuz .„. rft l , , co-55 единены с входами элемента И и так далее до объединения всех остальных входов порогового элемента. Если п 1, то последним явпяется элемент

5

61

0

5

0

5

0

5 Q 5

4, 2

И, а если , то последним является элемент ИЛИ. Выход элемента, с входом которого соединен n-вход с весом 2 порогового элемента, является его выходом.

В соответствии с изложенным в частном случае, когда (,1,,..,), пороговый элемент состоит из элемента ИЛИ, соединенного входами с входами блока, начиная с (d+l)-ro и до n-го. В частном случае, когда с)с4|м. (п н tfn 1 , пороговый элемент состоит из элемента И, соединенного входами с выходами блока от d-ro до n-го. В частном случае А 2П пороговый элемент выполняется в виде линии связи с его n-го входа на выход.

Для случая пороговый блок 4 выполнен (фиг.2) на элементе ИЛИ 9j, элемент И 10 и элементе ИЛИ 11. Выход порогового блока 4 соединен с теми входами сумматора 5, которые соответствуют единицам в дополнительном коде числа К.

Блок весового суммирования может иметь различное выполнение в зависимости от числа входов, элементной базы, а также от выполняемой задачи: свертка (нахождение остатка, преобразование) по модулю К самого входного кода или числа его единиц, В последнем случае входные сумматоры блока 1 служат для начального суммирования входных сигналов. Дальнейшее суммирование, а также суммирование в первом случае (свертка кода) осуществляется с учетом весов соответствующих разрядов в коде по модулю К (фиг,3-10). При этом узел 2 в случае -1 вырождается в сумматор, выход переполнения которого соединен с одним из первых входов (фиг.3-7).

Функционирование преобразователя происходит следующим образом.

Преобразуемый код поступает на входы -блока 1, где производится суммирование разрядов кода с учетом их весов в коде по модулю К или же осуществляется подсчет числа логических единиц во входном коде и суммирование результатов этого подсчета с учетом их весов в коде по модулю К. Это суммирование ведется до тех пор, пока число выходов сумматоров в блоке 1 не станет равно удвоенному числу г различных весов в коде по модулю

3Ч 4

К. При этом число .og2 (K-H) +1 разрядов кода по модулю К может быть меньше числа г. Так, для имеем , тогда как для будет , а . Поэтому дальше полученный код с блока 1 подается в узел 2 на блок 3, где осуществляется свертка числа разрядов. Выходной сумматор 5 с помощью порогового блока 4 вычис ляет искомое значение кода.

Формула изобретения

1, Преобразователь двоичного кода содержащий блок весового суммирования, входы которого являются входами преобразователя, а выходы соединены с входами узла суммирования по модулю К, выходы которого являются выходами преобразователя, отличающийся тем, что, с целью расширения области применения за счет преобразования в код по любому модулю К (,4,.,.) узел суммирования по модулю К выполнен на порого

0

5

0

5

14 -

вом блоке, выходном сумматоре и блоке свертки числа разрядов, входы которого являются входами узла, а выходы подключены к соответствующим первым входам выходного сумматора и входам порогового блока, выход которого соединен с вторыми входами выходного сумматора, соответствующими единичным значениям двоичного представления кода, дополнительного коду числа К, выходы выходного сумматора являют ся выходами узла суммирования по модулю К.

2. Преобразователь по п, 1, отличающийся тем, что блок свертки числа разрядов содержит сумматоры, входы первого сумматора являются соответствующими входами блока, выходы каждого, кроме последнего, сумматора с весом соединены с входами последующих сумматоров, соответствующими единичным значениям двоичного представления кода числа Wmi3n К, выходы последнего сумматора являются выходами блока.

фиеМ

Фие 7

w. W

X :

V, С j j3 r

Ч х К

55 К

глгллуаггтажт м и

.

жт м и

.

х

Фие.9

Изобретение относится к вычислительной технике. Его использование в системах обработки информации позволяет расширить область применения преобразования за счет преобразования в код по любому модулю К. Преобразователь содержит блок 1 весового суммирования и узел 2 суммирования по модулю К. Благодаря выполнению узла 2 на блоке 3 свертки числа разрядов, пороговом блоке 4 и выходном сумматоре 5 в преобразователе возможна свертка входного кода или числа единиц этого кода по модулю К≠2^T-1. 1 з.п.ф-лы, 10 ил.