Следящий аналого-цифровой преобразователь Советский патент 1989 года по МПК H03M1/48 

4

со Is: 4;

00

rz-rrrr:::I

.код

еьёи lomof ftofvaffp

-Ч1/,

Изобретение (ттиоситсл к ПР.ГЧИСЛИ- тельной технике и м(1жет быт), исмюль- зовано при рачработке апнараччн.к средств ана: оговьгх вычислительных систем, а также ус-тр(м и тн антомати- чированньгх систем viipaRiieimH.

Цель изобретения - расигиреиие области использования за счет нозмож- ности регулировки norpeiunocTH преобразования в темпе измерения.

На фиг. 1 представлена функщю- нальная схема преобразователя; на фиг. 2 - функциональная схема блока сравнения кодов (д-чя п 4) ; на фиг. 3 - функщюнальная схема элемента неравнозначности.

Преобразователь содержит компаратор 1, блок 2 управления, цифроанало- говый преобразователь (11АП) 3, реверсивный счетчик 4, генератор 5 тактовых импульсов и блок 6 настройки. Блок 6 настройки выгихчнен на блоке 7 сравнения кодов, регистре 8 команд, дешифраторе 9, буферном регистре 10, блоке 11 элементов И и формирователе 12. Блок 2 упраштения вьтсшнен на первом 13 и втором 14 элементах И и формирователе 15. Блок 7 сравнения кодов выполнен на элементах ШП- 16 i- 16, элементах И , и элементах неравнозначности. Элемент 18 неравнозначности вьптолнен на элементах И 19 и 20, элементе ШШ 21.

Аналого-цифровой преобразователь работает сле дующим образом.

В с оставе ЦДП 3 имеется группа масштабирующих резисторов, величина которых пропорциональна последовател мости чисел, представляющих собой целые степени основания 2. Эти резисторы подключанпч-.я к первому входу компаратора 1 с помощью электронных ключей, которые управляются сигналами, поступающими с выходов реверсивного счетчика 4. На второй вхо компаратора 1 подается входной аналоговый сигнал. В качестве компаратора используется усилитель, на выходе которого формируется разность величины входного сигнала и сигнала обратной связи, поступающего с выходов ILMl 3. В зависимости от знака величины рассогласования на выходе формироватепя 15 блока 2 управления вырабатываиггся сигналы, открывающие первый элемент И 13 или втор о 11 элемент И 14 блока 2 управления. Сиг чалы с генератора 5 добавляются iL iH вычитаются из сл)де|1478

ЖИМ1И 1) pfiiei cnnHor j счетчика 4 д() тех пор, пока рачиость между ходр{,1м сиг- нш1ом и спгнгиюм обратной связи на выходе компаратора 1 не станет меньше уровня чувстнптельности блока уп- ранпения. На регистр 8 комаш поступает команда, которая после деишфра- тора 9 поступает позиционно на блок ;

Q 7 и определяет порог erci срабатывания. При превышении порога на выходе блока 7 появляется сигнал, который с помощью формирователя 12 выдает на выход устройства сигнал готовности

5 к съему информаш и потребителем. Сигнал съема информации сбрасывает готовность и открывает блок 11 элементов И, что обеспечивает подачу цифрового кода с выходов реверсивноQ г о счетчика на входы буферного регистра 10 и на выходную щи ну устройства. Далее происходит сравнение содержимого реверсивного счетчика 4 с новым значением буферного регист5Ра 10.

Рассмотрим функционирование 4-разрядного блока 7 (фиг. 2). Если требуется на выходную ишну устройства подать ll фpoвoй код лишь при его изQ менении в двух старших разрядах, то с дещифратора 9 на элемент ИЛ1-1 16 подается единичный сигнал. Он поступает на первые входы элементов И 17, и 17(j. Тогда при несовпадениях кодов буферного регистра и реверсив- ног о счетчика в одном из старших разрядов (или одновременно в двух) е-диничный сигнал с поразрядных элементов 18} или (и) 18 неравнозначности поступает на вторые входы элементов И 17} и 17, и на вьЪсоде блока 7 (выход елемента ИЛИ 16) появляется единичный сигнал, которьш поступает на формирователь 12.

Одноразрядный элемент 18 нерав- нозначности представлен на фиг. 3. На выходе элемента И 19 единичное значение сигнала, когда на буферном регистре нулевое значение, а на реверсивном счетчике - единичное. На i

выходе элемента И 20 единичное значение сигнала, когда на буферном регистре единичное значение, а на реверсивном счетчике - нулевое. Следовательно, на выходе элемента ИЛИ 21

В единичное значение сигнала только при несовпадении двоичных, кодов на входе одноразрядного элемента 18 не-, равнозначности.

5

0

, W срорн г Фиг.г

21

Изобретение относится к вычислительной технике и может быть использовано при разработке аппаратных средств аналого-цифровых устройств, вычислительных систем, систем управления и позволяет уменьшить избыточность измерений и регулировать погрешность преобразования в темпе измерений, тем самым расширить область использования устройства. Последнее достигается за счет введения в следящий аналого-цифровой преобразователь, содержащий компаратор 1, блок 2 управления, реверсивный счетчик 4, цифро-аналоговый преобразователь 3, блока 6 настройки. Введение данного блока позволяет сигнализировать о необходимости съема информации, при отличии ее от ранее выданной на заранее заданную величину. 1 з.п.ф-лы, 3 ил.

I

I 19 20 I

фиг.