Многоканальное устройство для ввода аналоговой информации Советский патент 1989 года по МПК G06F3/05 

Изобретение относится к контрольно-измерительной и вычислительной технике и может быть использовано при построении высокопроизводительных систем сбора и обработки аналоговых данных.

Цель изобретения - повышение достоверности вводимой информации.устройства.

На фиг. 1 представлена функциональная схема устройства; на фиг.2 - временные диаграммы работы устройства; на фиг. 3 - функциональная схема интегратора; на фиг. 4 - временная диаграмма работы счетчика.

Устройство содержит мультиплексоры 1.1...1.N, интеграторы 2.1-2.N, источник 3 опорного напряжения, регистр 4, блок 5 памяти, задатчик 6 кодов, генератор 7 импульсов, счетчик 8, блок 9 управления, который содержит первый К), второй II, третий 12, четвертый 13 и пятый. 4 триггеры, счетчик 15, задатчик 16 кодов, злемент И-НЕ 17, первый 18 и второй 19 злементы И, элемент НЕ 20, позициями 21-30 обозначены входы-выходы устройства.

Устройство работает следующим образом.

Вся соьокупность входных аналоговых сигналов, подлежащих преобразова- нию в цифровую форму, разбивается на группы и поступает на информационные входы устройства 22,1...22,N. Мультиплексоры 1 . 1 ... I.N, управляемые по шине 28 адреса от блока 9, обеспечивают подключение канялов, соответствующих поступающему нл них адресу, к информационным входам интеграторов

со

СП

-j

00

2,1,.,2.N. Структурная схема интеграторов 2.1.,.2,N может иметь вид, приведенный на фиг.З. Источник 3 опорного напряжения служит для иформиро- вания эталонного напряжения, необходимого для работы интеграторов 2.1,,. ..,2,N, Для управления интеграторами из блока 9 по шине 30 управления поступают три сигнала: Сброс 1 для ю обнуления интеграторов (управляет ключом К1 на фиг.З), Накопление 2 эталонной длительности - интегрирование входного неизвестного сигнала и вх (управляет ключом К2 на фиг.З) и Списывание 3 (интегрирование эталонного напряжения U ,„ полярности противоположной полярности иg) (управляет ключом КЗ на фиг. 3). От мо, подаваемым на вход

Установка 23.

При поступлении на вход 24 сигна-. ла Пуск триггер. 13 установится в 1 и разрешит тем самым работу устройства. Со счетчика 15 снимается режим загрузки, а с триггера 12 режим принудительной установки в О.

Первым же импульсом тактовой частоты от генератора 7 триггер 12 установится в 1 и снимет со счетчика 8 режим загрузки, при этом счетчик 8 перейдет в режим счета импульсов, на- 15 чиная со значения М, определяемого задатчиком 6, Значение М может быть любым от О до 2 , где п - разрядность счетчика 8, и определяется ис2,1,.,2.N, согласно соотношению М

ходя из требуемой длительности сиг- мента начала сигнала Списывание 3 20нала Сброс 1 шины 30 (Т р) необ- и до момента, когда компаратор обна-ходимой для обнуления интеграторов ружит переход напряжения с выхода интегратора через О, производится подсчет импульсов эталонной частоты. Переключение старшего информацион- Зафиксированное количество импульсов 25ного разряда счетчика 8, поступающего будет представлять собой цифровойна вход синхронизации триггера 10, эквивалент входного преобразуемоговызовет переключение его в состояние сигнала.

Исходное устройство находится в

состоянии ожидания, при этом триггер 30нал высокого уровня с инверсного вы13 находится в О, обеспечивая темхода триггера 10 выведет триггер И

самым находение в О триггера 12 ииз состояния принудительной установки

состояние загрузки счетчика 15 кодомй 0 и поступит на первый вход эленачального адреса, поступающим с за-мента И 18, на втором входе элемента

датчика 16, Низкий уровень с прямого з5И 18 при этом присутствует сигнал вывыхода триггера 12 в свою очередь сокого уровня с инверсного выхода обеспечивает нахождение в 1 триггера 10, а счетчика 8 в режиме загрузки кодом, поступаюр)им с задатчика.6.

T tl- m .с -Z ic:Sf r

0, при ЭТОМ снимается сигнал Сброс 1 шины 30, Одновременно сиг-г..

триггера 11, так как он находится в состоянии О, На интеграторы 2,1,,. ,,,2.N поступит сигнал высокого уровЗагрузка счетчика 8 осуществляется 40 ня Накопление 2 шины 30 с выхода каждым фронтом 0-1 сигнала тактовой элемента И 18, который переведет ин- частоты, поступающего на вход синхронизации счетчика 8 с прямого выхода

теграторы 2,1,,,2,N в режим накопления (интегрирования входного сигнала, поступающего с информационных входов

генератора 7, при наличии низкого

, подаваемым на вход

Установка 23.

При поступлении на вход 24 сигна-. ла Пуск триггер. 13 установится в 1 и разрешит тем самым работу устройства. Со счетчика 15 снимается режим загрузки, а с триггера 12 режим принудительной установки в О.

Первым же импульсом тактовой частоты от генератора 7 триггер 12 установится в 1 и снимет со счетчика 8 режим загрузки, при этом счетчик 8 перейдет в режим счета импульсов, на- чиная со значения М, определяемого задатчиком 6, Значение М может быть любым от О до 2 , где п - разрядность счетчика 8, и определяется ис2,1,.,2.N, согласно соотношению М

ходя из требуемой длительности сиг нала Сброс 1 шины 30 (Т р) не ходимой для обнуления интеграторов Переключение старшего информаци ного разряда счетчика 8, поступающ на вход синхронизации триггера 10, вызовет переключение его в состоян

T tl- m .с -Z ic:Sf r

ходя из требуемой длительности сиг- нала Сброс 1 шины 30 (Т р) необ- ходимой для обнуления интеграторов Переключение старшего информацион- ного разряда счетчика 8, поступающего на вход синхронизации триггера 10, вызовет переключение его в состояние

0, при ЭТОМ снимается сигнал Сброс 1 шины 30, Одновременно сиг-г..

сокого уровня с инверсного выхода

триггера 11, так как он находится в состоянии О, На интеграторы 2,1,,. ,,,2.N поступит сигнал высокого уровня Накопление 2 шины 30 с выхода элемента И 18, который переведет ин-

теграторы 2,1,,,2,N в режим накопления (интегрирования входного сигнала, поступающего с информационных входов

Изобретение относится к измерительной и вычислительной технике и может быть использовано при построении высокопроизводительных систем сбора и обработки аналоговых данных. Цель изобретения - повышение достоверности вводимой информации. Устройство содержит блок управления, блок памяти, интеграторы, мультиплексоры, регистр, счетчик, генератор импульсов, источник опорного напряжения. Цель изобретения достигается за счет реализации способа двойного интегрирования, заключающегося в последовательном интегрировании входного и эталонного сигналов. Кроме того, возможно тестирование входных каскадов устройства в процессе работы. 1 з.п. ф-лы, 4 ил.

уровня на входе разрешения загрузки. 45 22Л...22,Н через мультиплексоры

Состояние остальных триггеров и регистров системы следующее: триггеры 11 и 12 в О, регистра 4 в О,

50

регистры 5.1..,5.N в произвольном- состоянии.

Сигнал Сброс высокого уровня, формируемый триггером 10,поддерживает интеграторы 2,1,,.2.N в состоянии Сброс, код начального адреса, находящийся на шине 28 адреса, обеспечи- ние на этом прекратиться, так как на вает подключение начального канала к первом входе элемента И-НЕ 17 при интеграторам 2,1,..2,N.этом присутствует низкий уровень с

Установка устройства в исходное выхода триггера 11, Следующим импуль- состояние. осуществляется сигналом сом тактовой частоты, поступающим с

При достижении счетчиком 8 выходного кода 11 ,,, П на его выходе переноса появится высокий уровень, который поступит на второй вход элемента И-НЕ 17, однако его распростране1,1,.,1,N и имеющего адрес, значение которого находится на шине 28 адреса) ,

ние на этом прекратиться, так как на первом входе элемента И-НЕ 17 при этом присутствует низкий уровень с

При достижении счетчиком 8 выходного кода 11 ,,, П на его выходе переноса появится высокий уровень, который поступит на второй вход элемента И-НЕ 17, однако его распространегенератора 7, счетчик 8 переключится в состояние 00...00 и снимет высокий уровень с выхода переноса. Одновременно с этим переключение старшего разряда счетчика 8 из 1 в О, инвертированное элементом НЕ 20, вызовет переключение .триггера 1 I в состояние 1.

Низкий уровень, снимаемый .с инвер сного выхода триггера II, поступит на второй вход элемента И 18 и тем самым запретит формирование сигнала Накопление 2 шины 30, а сигнал высокого уровня, снимаемый с прямого выхода триггера 11 (сигнал Списывание 3 шины 30), переведет интеграторы 2.1i.,2,N в режим списывания (интегрирование опорного напряжения, поступающего от источника 3 опорного напряжения). Длительность сигнала Накопление 2 шины 30 Т ,о,„ определяется соотношением

т 2

нак

Одновременно с этим сигнал высокого уровня поступит на первый вход элемента И-НЕ 17, счетный вход счетчика 15, что вызовет его переключение и изменение адреса на шине 28, и на синхронизирующий вход триггера 14, что вызовет его переключение в состояние О в том случае, если он был в 1, и на вход установки и О регистра 4, Поступление высокого уровня на вход установки в О регистра 4 переведет его (регистр) из режима принудительного обнуления в режим отслеживания входной информа- ции, поступающей на информационные входы с выходов интеграторов 2,1,,, ,,,2,N, С этого момента регистр 4, служащий для синхронизации сигналов с интеграторов 2.1,,,2,N с частотой

с генератора 7 триггер 12 установится в О, сигналом со своего прямого выхода разрешит счетчику 8 режим загрузки кодом, поступающим с задатчигенератора 7 с целью устранения гонок 45 Следующим импульсом тактовой частоты в регистрах 5.1.,,5.N, будет фиксировать поступающую на него информацию по приходу фронта 0-1 каждого импульса тактовой частоты, снимаемой с инверсного выхода генератора 7, По- 50 ка 6, и установит триггер 10 в 1

что вызовет установку триггера 11 в О, выставление сигнала Сброс 1 в снятие сигнала Списывание 3 шиг ны 30, Снятие сигнала Списывание 3 55 шины 30 вызовет в свою очередь установку в О тех разрядов регистра 4 (вых.4 фиг.2), которые к этому времени по каким-либо причинам (например, неисправность интегратора или датчискольку к этому времени на информационных входах регистра 4 уже присутствуют сигналы высокого уровня (особенность работы интеграторов в том, что производится интегрирование от достигнутого в предыдущем такте - накоплении - уровня до нуля, т.е, в момент начала списывания импульс с интегратора уже присутствует

0 5 0

5

0

5

0

и кончается в момент достижения интегратором о), то после первого же импульса с инверсного выхода генератора 7 на выходах регистра 4 появятся сигналы высокого уровня, которые поступят на соответствующие входы синхронизации регистров 5,I..,5«N, Регистры 5,1...5.N с тремя состояниями являются так называемыми защелками, т.е. при поступлении на их вход синхронизации высокого уровня они начинают отслеживать изменения входной информации, поступающей на их информационные входы со счетчика 8. В момент достижения i-M интегратором (или нескольких интеграторов одновременно) нуля на его выходе появится низкий уровень, который s(a- фиксируется в соответствующем (i-м) разряде регистра 4, Низкий уровень сигнала с i-ro выхода регистра поступает на вход синхронизации регистра 5,1, тем самым будет запрещено изменение информации в регистре 5,1, Таким образом по мере поступления сигналов низкого уровня с интеграторов 2,I,,.2,N в регистрах 5,1.,,5,N будут зафиксированы значения кодов, соответствующие величинам преобразуемых входных сигналов,

По достижении счетчиком 8 значения выходного кода 1 1 .,, И на его выходе переноса снова сформируется высокий уровень, который поступит на второй вход элемента И-НЕ 17, на первом входе которого к этому времени уже присутствует высокий уровень с прямого выхода триггера 11. Сигнал низкого уровня с выхода элемента И-НЕ 17 ус-,, тановит в 1 триггер 4 и поступит на информационный вход триггера 12 и вход разрешения счета счетчика 8, запретив ему (счетчику) при этом счет,

с генератора 7 триггер 12 установится в О, сигналом со своего прямого выхода разрешит счетчику 8 режим загрузки кодом, поступающим с задатчиСледующим импульсом тактовой частоты ка 6, и установит триггер 10 в 1

ка) еще имели высокий уровень, блоки- ронка счета счетчика 8 нужна для того, чтобы устранить гонки в регистрах 5.1...5,N для этого случая и зафиксировать в отказавшем канапе код (вых.Зк фиг.2) 11...П, что в дальнейшем с помощью допускового контроля может быть идентифицировано как отказ.

Следующим импульсом тактового гене нератора 7 счетчик загрузится кодом М задатчика 6, триггер 12 установится в 1 и начнется новый цикл преобразования.

Наличие высокого уровня на выходе 29, снимаемого с прямого выхода триггера 14, сигнализирует потребителю (ЭВМ) о том, что элементарный цикл .преобразования закончен и в регист- pax 5.1...5.N подготовлена истинная информация. Съем данных с регистров 5.1..,5.N осуществляется путем поочередной подачи импульсов низкого уровня на входы 25.1...25.N. При этом тот регистр 5.J, на вход разрешения выхода которого подан сигнал низкого уровня с входа.25.j,переведет свой выход в активное состояние и выставит свое содержимое на шину 27 данных,По окончании чтения всех регистров потребитель (ЭВМ ) устанавливает триггер 14 в нулевое состояние путем подачи импульса низкого уровня с входа 26. Следует подчеркнуть, что чтение всех регистров должно быть осуществлено за время, не превышающее (Тр5-р -Тцд) с момента появления высокого уровня на выходе 29, в противном случае информация будет поте- ряна, а триггер 14 будет установлен в О появлением сигнала Списывание на прямом выходе триггера 11, Информация о номере преобразованного канала поступает потребителю по шине 28 адреса, при этом истинный адрес каналп равен адресу на шине 28 минус , так как к моменту появления сигнала готовности на выходе 29 уже произошел сдвиг адреса. Сдвиг адреса сразу по окончании режима накопления вызван тем, что входным схемам .(согласующие устройства) нужно определенное время на их точную установку. При таком способе коммутации адреса это время равно где Tcr,Ho 2 /f.

По достижении счетчиком 15 состояния 1...1 и по началу очередного импульса Списывание 3 с прямого выхода триггера 11 на выходе переноса счетчика 15 сформируется сигнал кого уровня, который по окончании импульса Списывание снова примет высокий уровень, при этом фронтом О-Г сигнала переноса счетчика адреса 15 триггер 13 установится в состояние О и система снова перейдет в состояние ожидания. Полный цикл преобразования закончен.

Формула изобретения

соединен с шестым выходом блока управления, входы управления блока памяти являются входами считывания устройства, выходы группы блока управле- ния являются адресными выходами устройства, шестой вход,блока управления является третьим входом синхронизации устройства, третий выход блока управления является выходом синхрони- зации устройства, первый и второй выходы блока управления соединены соответственно с входом разрешения работы и входом записи счетчика.

5

0

5

0

входы параллельной записи счетчика соединены с выходами задатчика кодов, прямой выход первого триггера является четвертым выходом блока, инверсный выход первого триггера соединен с первым входом первого элемента И и входом сброса второго триггера, прямой выход которого соединен с вторым входом элемента И-НЕ, счетным входом счетчика, синхровходом пятого триггера и является шестым выходом блока, инверсный выход второго триггера соединен с вторым входом первого элемента И, выход которого является пятым выходом блока, выход элемента НЕ соединен с синхровходом второго триггера, второй вход второго элемента И соединен с входом сброса четв.ер- того триггера, первый вход второго элемента И является шестым входом блока, вь1ход второго элемента И соединен с входом сброса пятого триггера, выход которого является третьим выходом блока, выход элемента И-НЕ соединен с информационным входом третьего триггера, входом установки пятого триггера и является первым выходом блака, синхровход третьего триггера является третьим входом блока, выход третьего триггера соединен с входом установки первого триггера и является вторым выходом блока.

ff б|

«

Ф(1-г

8л Л

BuKit

вм«

Огв„.,

а

вмх ер

But П

ewxf 18

вМ ti

SMftK

Ла

&мЧ

Вш

вмА

Выд 8iu2f

n|immm---jiimnjuuu---ju nnnnnf---jimumnnnr--- лллдлллпг лшшлгцишлг

i±xyx OLr:xxy Jxicx:i j(ЛПСГУУТУ-

I. . . .

-Ц

attr :rzi xxxx::xcxxx)

преоУрозоВатя по f каналу

Завершите а,ихла. пре oSgosoSaMM flit Seen

и,

on

ивк

г

Согласующее ycmf oijcrrtgo

.З

-Ц

Завершите а,ихла. пре oSgosoSaMM flit Seen

Фае,2

каналам

AV.

h

/с

м

Г