Программируемый логический контроллер Советский патент 1989 года по МПК G06F9/00 

3149

магистрального приемопередатчика группы (,М, где М - разрядность информационного входа-выхода контроллера), вход-выход которого подключен к К-му входу-выходу группы контроллера, выходы признаков записи внутренней переменной, признака записи внешних переменных и признака направления обмена информацией блока управления под- ключены соответственно к синхровходу регистра внутренних переменных, входам записи выводимой информации и записи признака режима работы магистральных приемопередатчиков группы, причем блок управления содержит два элемента ИЛИ, два триггера, элемент И-НЕ и одиннадцать элементов И, причем выход первого элемента ИЛИ подключен к выходу записи команды блока и информационному входу первого триггера, прямой выход которого подключен к первым входам первого и второго элементов И, инверсный Выход первого триггера подключен к первым вхо дам третьего и четвертого элементов И, вход начальной установки устройства подключен к входам установки в поле первого и второго триггеров, син- хровходы которых подключены к входу тактовых импульсов блока, третий вход второго элемента ИЛИ подключен к выходу пятого элемента И, информационный вход второго триггера подключен к выходу второго элемента ИЛИ, прямой выход второго триггера подключен к вторым входам первого и третьего элементов И, инверсный выход второго триггера подключен к вторым входам второго и четвертого элементов И, выход первого элемента И подключен к выходу записи адреса блока, выход

.

с ю1520 3540

25

30

164

второго элемента И подключен к первым входам пятого, шестого, седьмого, восьмого, девятого и десятого элементов И, вторые входы пятого и десятого элементов И подключены соответственно к входу логических условий блока и выходу элемента И-НЕ, выходы девятого и десятого элементов И подключены соответственно к выходам признаков пропуска следующей команды и перехода к следующей команде блока, вход признака команды записи информации блока подключен к третьему входу пятог о элемента И, вторым входам шестого, седьмого, восьмого, девятого элемен тов И и первому входу элемента И-НЕ, второй вход которого подключен к входу логических условий блока, третьи входы элемента И-НЕ, шестого, седьмого, восьмого, девятого элементов И и четвертый вход пятого элемента И подключены к входу признака команд условного перехода и управления передачей информации блока, вход разрешения работы блока подключен к первому входу одиннадцатого элемента И, второй вход и выход которого подключены соответственно к выходу четвертого элемента И и первому вхОду первого элемента ИЛИ, вторые входы первого и второго элементов ИЛИ подключены к выходу третьего элемента И, вход логических условий блока подключен к четвертому входу девятого элемента И, выходы шестого, седьмого и восьмого элементов И подключены соответственно к выходу признака направления обмена информацией блока, выходу признака записи внутренних переменных блока и выходу признака записи внешних переменных блока.

Использование: в радиотехнике. Цель - повышение быстродействия. Сущность изобретения: контроллер содержит блок памяти прогамм, счетчик адреса , регистр команд, дешифратор, генератор тактовых импульсов и блок управления. В него дополнительно введены регистр внутренних переменных, коммутатор и группа магистральных приемопередатчиков. 1 ил.

Изобретение относится к вычислительной технике и дискретной промьш- ленной автоматике и может быть ИСПОЛЬ- Q зовано для построения систем логического управления технологическими объектами в тех случаях, когда алгоритмы функционирования проектируемых систем сформулированы в виде лог 1гчес-дг ких схем алгоритмов (ЛСА), граф-схемы алгоритмов, систем булевых функций и других форм задания цифровых управляющих автоматов.

Целью изобретения является повьше- ние быстродействия и расширение функциональных возможностей за счет динамического распределения функций внешних выводов и введения внутренних переменных состояния.

На фиг.1 приведена структурная . схема программируемого логического контроллера (11ЛК); на фиг.2 - структурная схема магистрального приемопередатчика группы; на фиг. 3 - схема алгоритма работы контроллера; на

51

фиг.4 - структурная схема блока упраления; на фиг.5 - структурная схема коммутатора

ПЛК содержит счетчик 1 адреса, блок 2 памяти программ, регистр 3 команд, блок 4 управления, генератор Б тактовых импульсов, коммутатор 6, регистр 7 внутренних переменных, дешифратор 8, группу 9 магистральных приемопередатчиков, входы 10 и 11 начальной установки и признака разрешения работы контроллера, информационный вход-выход 12 контроллера.

Магистральный приемопередатчик со- 15 них или внутренних логических передержит элемент И 13, триггер 14, трех- стабильный элемент 15, элемент И 16, триггер 17, элемент И 18 и входы 19- 22.

менньк и одновременно в зависимости от значений этих переменных переход либо к выполнению команды, расположенной в блоке 2 памяти программ не- 20 посредственно следом за данной коман дой (если значение проверяемой переменной равно 1). либо к ВЫПОЛНЕНИЮ

менньк и одновременно в зависимости от значений этих переменных переход либо к выполнению команды, расположенной в блоке 2 памяти программ не- 20 посредственно следом за данной коман дой (если значение проверяемой переменной равно 1). либо к ВЫПОЛНЕНИЮ

команды, адрес которой указан в поле адреса (т„е. в следующем слове) данБлок управления содержит элемент И 23, элемент ИЛИ 24, триггер 25, выход 26 блока, элементы И 27-34, элемент ИЛИ 35, триггер 36, элемент И 37, выход 38 блока, элемент И 39, вхо- 25 ном команды (если значение проверяе- ды 40 и 41 блока, элеменг И-НЕ 42, мой равно 0).

входы 43 и 44 блока, выходы 45-47 Формат команд первого типа имеет блока.следующий вид.

слово: код опера- номер входной или внутрен- ции

0-2 3 слово: адрес условного перехода А,

О- п-1

ней переменной. Л: п-1

где А- и А - адреса расположения команды первой группы. 2. Группа команд присвоения значений логическим переменным, с помощью которых осуществляются присвоения значений 1 или О внешним выходным или внутренним логическим переменньм. Формат команд второго типа имеет вид: код опера- номер выходной или внутрен- ции ней переменной

0-2 3 .00 п-2 п-1

0-2 3 ... п-1 Последняя группа команд необходима для экономии числа внешних вьто- дов ПЛК, реализуемых в виде однокристальных БИС, а также для удобства

6

Коммутатор содержит группу 48 элементов Н, элемент ИЛИ 49, группу.50 элементов И, входы 51-53, коммутатора.

Блок 2 памяти программ ПЛК предназначен для хранения программы реализации логического алгоритма управления, представленной командами ПЛК. Система команд ПЛК состоит из команд следующих трех типов.

команды, адрес которой указан в поле адреса (т„е. в следующем слове) данном команды (если значение проверяе- мой равно 0).

номер входной или в

3 ого перехода А,

ней переменной. Л: п-1

построения на основе этих ПЖ распределенных многопроцессорных СЛУ. ,

Полная система команд приведена в табл.1.

0 Согласно выбранным форматам команд адресное пространство блока 2 памяти программ данного 1ШК равно 2, а суммарное число входных и выходных переменных в реализуемых в данном

5 ПЛК алгоритмах логического управления ограничено сверху величиной . Число внутренних переменных также не должно превышать величины .

Из табЛо видно, что команды записи в различные триггеры ПЛК (команды группы М 2 а ф} различаются первым разрядом регистра 3 команд. Второй же разряд регистра 3 команд содержит значение записываемой в выбранный

g i-й триггер переменной,

В командах услояного перехода (команды группы № 1 а|,) второй разряд регистра 3 команд определяет по переменной, от какого источника

0

будет выполнен условный переход: из регистра 7 внутренних переменных (при ) или из переключателя 9 на- гшлнлеиий (при ).

В командах настройки (команды группы № 3 3 1; а , 0) второй разряд регистра 3 команд определяет направление передачи данных для i-ro переключателя 9 направлений,

Такая структура команд позволяет при выполнении команд группы № 2 непосредственно подавать на информационный вход, выбранный командой, триггер. При выполнении команд группы .V 1 второй разряд регистра 3 команд непосредственно управляет работой селектора 6, с выхода которого снимается анализируемая командой переменная.

Все это позволяет упростить структуру устройства 4 управления и сократить число формируемых им управляющих сигналов.

Блок А управления обеспечивает по- реализацию команд ПЛК. Такт- ность работы ГШК задается генератором 5 импульсов. Функционирование устройства управления описывается с помощью микропрограммы, приведенной на фиГоЗ, Согласно этой микропрограмме блок 4 управления вьтолняет следующие микрооперации:

q ) РА - в регистр 3 команд слово из блока 2 памяти программ по адресу, содержащемуся в счетчике 1 адреса;

q .) 27- запись содержимого второго разряда регистра 3 команд в триггер 14 вывода i-ro приемопе- редатчика 9;

q..) - содержимое счетчика i адреса увеличивается на, единицу;

q.) 1- запись содержимого второго разряда регистра 3 ко- манд в i-й триггер регистра 7 внутренних переменных;

q.) - содержимое счетчика 1 адреса увеличивается на два;

q,) 1 - запись содержи- мого второго разряда регистра 3 команд в триггер 17 настройки i-ro приемопередатчика 9;

q) РА:РК - содержимое регистра 3 команд переписывается в счетчик 1 адреса.

Кроме того, на вход устройства 4 управления поступают следующие логические переменные:

0

Q

п

5

Р,) ВК - если PI I, то данньпй ПЛК Bfii6paH и выполняется алгоритм логического управления, если Р,0, то алгоритм не выполняется и все двунаправленные выводы находятся в состоянии высокого сопротивления;

Р) - анализ значения содержимого нулевого (старшего) разряда регистра 3 команд;

РЗ) PKfl - анализ значения содержимого первого разряда регистра 3 команд;

Р) - анализ значения переменной V, находящейся в i-м триггере регистра 7 внутренних переменных (если РК ) или в введенной с i-ro приемопередатчика 9, если РК (2j 1.

Процесс реализации алгоритмов логического управления в ПЛК можно разбить на два зтапа: этап подготовки и этан выполнения.

На этапе подготовки вначале осуществляются все необходимые преобразования исходных заданий алгоритмов . логического управления с целью приведения их к принятой в ПЛК форме внутреннего представления этих алгоритмов, а затем производится запись преобразован- ных алгоритмов в блок 2 памяти программ, Тое„ если рассматривать как ориентированную на решение логических задач специализированную ЭВМ, то можно счи тать, что этап подготовки - это этап программирования данной специализированной ЭВМ. На этапе выполнения осуществляется покомандная реализация алгоритмов логического управления, записанных в блоке 2 программ ПЛК во внутренней форме представления.

Соответствие между номерами входов и выходов блока 4 управления и микрооперациями показано в табл.2. ПЛК работает следующим образом. При включении ПЛК в рабочий режим необходимо, помимо подачи напряжения питания, подать импульсный сигнал на вход 10 Сброс ПЛК. Сигнал Сброс переводит ПЛК в начальное состояние, указанное на фиг.З. Для рас- c aтpивaeмoгo ПЛК это означает установку в нулевое состояние всех триггеров счетчика 1 адреса, регистра 3 команд, регистра 7 внутренних переменных, триггеров 14 и 17, приемопередатчиков группы 9 и триггеров 36 и , 25 блока 4 управления.

Затем подается един1гчный потенциал на вход II ВК. При низком уровне

на входе I1 ПЛК находится в состоянии а, а двунаправленные вьшоды находятся в состоянии высокого сопротивления. Если , то в регистр 3 команд загружается первая команда, записанная в нулевой ячейке блока 2 памяти программ, т.е. Со . Загрузка команды осуществляется по стробу записи q,- вырабатываемому блоком 4 управления.-на вьгоод 26. Содержимое первых двух разрядов регистра 3 команд анализируется в устройстве 4 управления.

Если содержимое нулевого разряда регистра 3 команд равно нулю (), то в текущем цикле обработки будет выполняться команда записи содержимого второго разряда регистра 3 команд в i-й триггер регистра 7 внутренних переменных или запись в триггер 14 i-ro приемопередатчика 9. При значении содержимого- первого разряда регистра 3 команд, равном О, блок 4 управления вырабатывает строб записи q на выход 47, который поступает на вход записи всех триггеров регистра внутренних переменных через элементы И-НЕ. Вторые входы этих элементов соединены с выходами дешифратора 8. Та ким образом, содержимое РК С21 записывается только в 1-й триггер регистра 7 внутренних переменных, а именно в триггер, адрес которого указан в поле команды с 3 по n-l разряд Одновременно блоком управления вырабаты-. вается строб qj на выход 45, которьй поступает на вход инкрементирования содержимого счетчика 1 адреса на единицу. При значении содержимого первого разряда регистра 3 команд, равном 1, блок 4 управления вырабатывает строб q записи на выход 20, который поступает на первый вход элемента И 13 всех приемопередатчиков груп- 5 входе 11 ПЖ трехстабипьные буферы 15

пы 9. Вторые входы элементов И 13 со-всех ПЛК переходят в состояние: высоединены с выходами дешифратора 8, по кого сопротивления, т.е. ПЛК отклюэтому строб q поступает на синхро-чается от шины, к которой он подклювход триггера 14 того приемопередат--чен выводами 12. Одновременно с вырачика, адрес которого указан в поле ре-ggботкой строба записи q блок 4 управгистра 3 команд с 3 по п-1 разряд.ления вырабатывает строб, поступаюЗначение второго регистра 3 командщий на вход инкрементирования содерпоступает непосредственно на информа-жимого регистра 1 адреса на единицу, ционный вход триггера 14. При этом

55

если триггер 17 находится в состоянии 1, то элемент И 16 открыт, так как на входе 11 ВК также 1, а следовательно, и трехстабильньм буфер 15 открыт. Поэтому значение РК 2,

Если содержимое нулевого и первого разрядов регистра 3 команд равны единице f ff , то в текущем цикле обработки будет выполняться команда условного перехода. При выполнении

записанное в триггер 14 i-ro приеме-, передатчика 9, появится также и на выходе 12 этого приемопередатчика. Одновременно с выработкой строба за- писи q } блок 4 управления вырабатьгаа- ет строб q , поступающий на вход инкрементирования содержимого счетчика I адреса на единицу.

0 Если содержимое нулевого разряда регистра 3 команд равно единице (Р 1), а содержимое первого разряда этого же регистра равно нулю (), то в текущем цикле обработки будет

5 выполняться команда настройки i-ro прлемопередатчика 9 на режим ввода или на режим вьшода Блок 4 управлег НИН вырабатьшает строб записи q на выход 21, которьш поступает на

о первый вход элемента И 18 всех приемопередатчиков группы Вторые входы элементов И 18 соединены с выходами дешифратора В, поэтому строб q / поступает на синхровход 17 того приемо5 передатчика, адрес которого указан

в поле с 3 по п-1 разряд регистра 3 команд о Выход триггера 17 через элемент И 16 соединен с управляющим входом трехстабильного буфера 15. I

0 При этом если РК 2j 1, то в триггер 17 записывается единица и данный приемопередатчик ориентирован на вьщачу информации Тое. двунаправленный вывод представляется как выход, на кото5 рьгй поступают управляющие сигналы. Если РК 2 0, то в триггер 17 за- пнсьгоается нуль и данный приемопередатчик ориентирован на прием информации, т„ео трехстабильный буфер 15

0 находится в состоянии высокого сопротивления и двунаправленный вывод представляется как вход, на который по ступают информационные сигналы извне. При наличии нулевого потенциала на

Если содержимое нулевого и первого разрядов регистра 3 команд равны единице f ff , то в текущем цикле обработки будет выполняться команда условного перехода. При выполнении

команд условного перехода анализируется также значение переменной . Адрес устройства, с которого поступает переменная, указан в разрядах с 3 по n-1-й регистра 3 команд, а также в РК 2 . Если РК 2 0, то является переменной, хранящейся в i-M триггере регистра 7 внутренних переменных о Если же РК , то Vfi является выходным значением i-ro приемопередатчика группы 9, В зависимости от настройки этого приемопередатчика является либо значением внешней входной переменной, поступающей на вход 12, либо значением выходного триггера i-ro приемопередатчика.

Если анализируемая переменная , то в счетчике 1 адреса формируется адрес следующей команды, который находится через одну ячейку бпрка 2 памяти программ относительно текущей команды. При этом блок 4 управле- ния вырабатывает строб на вьтод 46,

1 1

1 0

0 1

1 0

0 0

р Ф Ф

0

1 0 0

по .которому осуществляется инкрементирование счетчика 1 адреса на два. Если же анализируемая переменная Vti 0, то в следующем цикле обработки будет выполняться команда, адрес, которой записан в следующей за текущей командой ячейке блока 2 памяти программе Для записи в счетчик 1 адреса команды, на которую осуществляется переход, необходимо выполнить последовательно три микрокоманды. Вначале блок 4 управления вырабатывает строб q , по котором.у содержимое счетчика 1 адреса увеличивается на единицу, далее по следующему тактовому импульсу вырабатывается строб q на запись в- регистр 3 команд выбранного из блока 2 памяти программ по адресу, находящемуся в счетчике 1 адреса, адреса перехода. И далее по .новому,тактовому импульсу на выход 38 вырабатывается строб записи q, по которому содержимое регистра 3 команд переписьшается в счетчик 1 адреса,

Т а б л и ц а 1

Условный переход по значению внешней т входной переменной Условный переход по значению внутренней переменной Присвоение значения 1 i-й внутренней переменнойПрисвоение значения

0i-й внутренней переменнойПрисвоение значения

1i-й внешней выходной переменной Присвоение значения О i-й внешней выходной переменной Установка выходного направления передачи данных для i-ro переключателя Установка входного направления переда - чи данных для 1-го переключателя

ю

r

Таблица 2

It

I (рл jf,|

0

/, «

tt

Редактор А.Лсжнина Техред М.Ходанич

Заказ 4445/49 Тираж 668Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г.Ужгород, ул. Гагарина,101

э

M

J)

и

)t

«

IF

Eh

JO

M

« l-j

40 fO

я

4}

U(.5

Корректор Т.Колб