Тактируемый триггер на комплементарных МДП-транзисторах Советский патент 1989 года по МПК H03K3/353 

4

CD СО 4 00

сл

3 1499435. -

Изобретение относится к вычисли- Во время паузы между счетными

тельной технике и может быть исполь-импульсами, когда напряжение на входе

зовано в цифровых интегральных схе-5 близко к нулю, транзисторы 13 и мах на комплементарных ВДП-транзисто- с 14 закрыты, а транзистор 4 открыт,

pax.обеспечивая подачу напряжения источ-

Цель изобретения - расширениеника 3 питания на истоки р-канальных

функциональных возможностей триггераМДП-транзисторов в инверторах 1 и 2.

на комплементарных НЦП транзисторахПусть для определенности первоначаль-

путем реализации счетного режима ра-to состояние триггера таково, что

боты.напряжение на выходе инвертора 1 равНа чертеже изображена принципиаль- но примерно напряжению источника пиная схема предлагаемого триггера,тания (Uj), а на выходе инвертора 2Триггер содержит инверторы 1 и 2нулю. Тогда транзисторы 16 и 17 за- на комплементарных ВДП-транзисторах15 крыты, а транзисторы 15 и 18 откры- с перекрестными связями с выхода од-ты. Поэтому напряжение на затворе ного инвертора на вход другого, под-транзистора 11 близко к нулю, а на- ключенные к источнику 3 питания через пряжение на затворе транзистора 8 р-канальный МДП-транзистор 4, затворравно U - Unop.n , где .- порого- которого соединен со счетным входом,20 вое напряжение п-канального транзис- 5, выходные усилители - инверторы 15. Ток через транзисторы 8 и 9 и 7 на комплементарных ВДП-транзисто- не протекает, поскольку закрыт п-кй- рах, входы которых подсоединены кнальньй транзистор 9, напряжение на выходам инверторов 1 и 2 соответст-затворе которого равно нулю. Через венно, а выходы являются выходами25 транзисторы 11 и 12 тоже не протека- триггера, п-канальные МДН-транзйс-ет ток, поскольку п-канальный тран- торы 8 и 9, последовательно включей-зйстор 11 также закрыт, ные между выходом инвертора 1 и ббщейПри поступлении на счетный вход шиной 10, причем затвор транзистора5 положительного счетного импульса ,,

9,исток которого подключен к шине30 с амплитудой, равной напряжению пита-/

10,соединен с вьпсодом инвертора 6, тран зистор 4 запирается, а : п-канальНые М;Щ1-транзйсторы 11 и 12,тгранзисторы 13. и 14 открьшаются, последовательно включенные между вы-вследствие чего напряжение на выходе ходом инвертора 2 и шиной 10, при-.инвертора 1 падает до нуля, а на вы- чем затвор транзистора 12, исток ко-з5 ходе инвертора 6 возрастает до Uj,. торого подключен к шине 10, СоединенНапряжения на выходах ийверторов -2с выходом инвертора 7, п-канальныеи 7 при этом не изменяются. Поэтому

транзисторы 13 и 14, истоки которыхоказываются запертыми не только транподключены к шине 10, затворы - кзис оры 16 и 17, но и транзисторы счетном: входу 5, а их стоки соедине-40 15 и 18. Напряжение на затворе транны с вьпсодагда инверторов 2 и 1 соот-зистора 8 фиксируется на уровне U ил т,

ветственно, п-канальные ВДП-гтранзис-- Utiop.n затворе транзистора 11 - торы 15 и 16,последовательно включен- на нулевом уровне. Эти напряжения

ные между источником 3 питания и вы-запоминаются на емкостях затворов

ходом инветора. 1, и п-канальные МДП-45 тра1нзисторов 8 и 11 и остаются практранзисторы 17 и 18, последовательнотйчески неизменными во время действключенные меходу источником 3 пита-вия положительного импульса на счет ния и выходом инвертора 2, причемном входе 5,

затворы транзисторов 15 и 18 соеди-После окончания этого импульса

немы с выходом инвертора 1, затворы-л транзисторы 13 и 14 запираются, а

транзисторов 16 и 17 соединены с вы-транзистор 4 открывается, В резульходом инвертора 2, а истоки транзис-тате этого в триггере начинается

торов 15 и 17, стоки которых подклю-переходный процесс нарастания напрячены к источнику 3 питания, соеди-жения на выходе инвертора 2, тогда

иены с затворами транзисторов 8 и как напряжение на выходе инвертора

соответственно.1 почти не изменяется, поскольку

Триггер на комплементарных КЦП-вначале выход инвертора 1 зашунтиро транзисторах работает следукяцим об-вин открытыми транзисторами 8 и 9,

разом. инвертор 1 принудительно

поддерживается в состоянии с нулевым выходным напряжением благодаря действию возрастающего напряжения на выходе инвертора 2. В конде концов триггер оказывается в состоянии, противоположном первоначальному. Таким образом, при поступлении на вход 5 триггера двух положительных импульсов на выходах триггера формируется один импульс, т.е. осуществляется пересчет импульсов на два.

По сравнению с известным тригге- ром на комплементарных МДП-транзис- Topaxj имеющим высокое быстродействие, но переключаемьм только по установочным входам, предлагаемый триггер может работать в режиме пересчета импульсов. Благодаря четырем до10

15

ньш входом к соответствующему выходу триггера, три п-канальньгх транзистора, причем исток первого и сток второго последовательно соединенных п-канальных транзисторов соединены соответственно с i MHoft и выходом триггера, з.атвор первого п-ка- нального транзистора сЗъединен с выходом усилителя-ишз ертора и подключен к шине выходного сигнала, исток и сток третьего п-канального транзистора соединетш соответственно с общей шиной и с входом триггера, и р-канальньш транзистор, исток которого соединен с шиной питания, сток соединен с объединенными истоками р-канальных транзисторов триггера, а затвор объединен с затворами третьих

полнительным п-канальным МДП-транзис- JQ п-канальных транзисторов каждого бло- торам 15, 16,и 17, 18, осуществляющим подачу па затворы транзисторов 8 и 11 напряжений, равных примерно ...первоначальным выходным напряжениям триггера, и обеспечивающим хранение этих напряжений на емкостях затворов транзисторов 8 и 11 во время действия положительного счетного импульса, после окончания счетного импульса триггер всегда оказывается в состоянии, противоположном первоначальному.

30

ка управлениями подключен к шине управления сигнала, отличающийся тем, что, с делью расширения функциональных возможностей пу- 25 тем реализации счетного режима работы от одной последовательности тактовых импульсов, в каждьй блок управления введены два дополнительных последовательно соединенных п-канальных транзистора, причем исток первого и сток второго из них соединены соответственно с выходом триггера и шиной питания, первый дополнительный п-ка- нальный транзистор подсоединен затвором к другому выходу триггера, а стоком - к затвору второго п-канального транзистора этого блока управления и истоку второго дополнительного п-канального транзистора, соединенного затвором с истоком первого дополнительного п-канального транзистора.

Формула изобретения

Тактируемый триггер на комплементарных ЩП-транзисторах, содержащий триггер на двух КМДП инверторах с перекрестными связями, к выходам ко- торого подключены два блока управления, каждый из которых содержит вы-; ходной усилитель-инвертор, подключен0

ньш входом к соответствующему выходу триггера, три п-канальньгх транзистора, причем исток первого и сток второго последовательно соединенных п-канальных транзисторов соединены соответственно с i MHoft и выходом триггера, з.атвор первого п-ка- нального транзистора сЗъединен с выходом усилителя-ишз ертора и подключен к шине выходного сигнала, исток и сток третьего п-канального транзистора соединетш соответственно с общей шиной и с входом триггера, и р-канальньш транзистор, исток которого соединен с шиной питания, сток соединен с объединенными истоками р-канальных транзисторов триггера, а затвор объединен с затворами третьих

Q п-канальных транзисторов каждого бло-

0

ка управлениями подключен к шине управления сигнала, отличающийся тем, что, с делью расширения функциональных возможностей пу- 25 тем реализации счетного режима работы от одной последовательности тактовых импульсов, в каждьй блок управления введены два дополнительных последовательно соединенных п-канальных транзистора, причем исток первого и сток второго из них соединены соответственно с выходом триггера и шиной питания, первый дополнительный п-ка- нальный транзистор подсоединен затвором к другому выходу триггера, а стоком - к затвору второго п-канального транзистора этого блока управления и истоку второго дополнительного п-канального транзистора, соединенного затвором с истоком первого дополнительного п-канального транзистора.

5

0

Изобретение относится к вычислительной технике и может быть использовано в цифровых интегральных схемах на комплементарных МДП транзисторах. Цель изобретения - расширение функциональных возможностей триггера на комплементарных транзисторах путем реализации счетного режима работы от одной последовательности тактовых импульсов. Триггер содержит два КМДП инвертора 1, 2 с перекрестными связями, подключенных к шине питания через P -канальный транзистор 4, и два блока управления, каждый из которых содержит выходной усилитель-инвертор 6 (7) и три N- канальных транзистора 8, 9, 13 (11, 12, 14). В каждый из блоков управления введены два дополнительных последовательно соединенных N -канальных транзистора 15, 16 (17, 18), подключенных соответственно между выходами триггера и шиной питания. При этом первый дополнительный N -канальный транзистор 16 (18) подсоединен затвором к другому выходу триггера, а стоком к затвору второго N -канального транзистора 8 (11) этого блока управления и истоку второго дополнительного N -канального транзистора 15 (17), соединенного затвором с истоком первого N- канального транзистора 16 (18). 1 ил.