Устройство для регистрации неисправностей Советский патент 1988 года по МПК G06F11/00 

ю

о

А, тактирующий работу устройства, таймер 12, определяющий момент начала регистрации, триггер 8 и элемент И 13, обеспечивающие в режиме регистрации логических состояний запись в узел памяти 19 состояний контролируемого блока в каждом такте синхронизации, счетчик адреса 20, обеспечивающий режимы записи и чтения для узлов памяти 18 и 19, и коммутатор 16, переключающий устройство в режим передачи данных в ЭВМ. В режиме регистрации временных диаграмм узел сравнения 11 и элемент ИЛИ 15 с помощью регистров 3 и 7 выделяет такты изменения логических состояний либо переполнения счетчика 6, определяющего дпину временных интервалов с постоянным значением логических состояний. Эти значения и длина интервалов записываются соответственно в узлы памяти 19 и 18. При передаче данных в ЭВМ значения временных интервалов на сумматоре 9 и регистре 14 суммируются по модулю т, а результат сравнивается посредством узла контроля 17 с длиной всего анализируемого временного отрезка, подсчитанного счетчиком 1 и регистром 5 с точностью до модуля т. Результат сравнения передается в ЭВМ в качестве сигнала контроля регистрации временных диаграмм. А ил.

Устройство относится к вычислительной технике и обеспечивает регистрацию логических состояний или временных диаграмм контролируемого блока и передачу этой информации в ЭВМ, Регистрация и передача в ЭВМ временных диаграмм охвачена контролем. Цель изобретения - повьшение достоверности регистрации. Устройство содержит формирователь синхроимпульсов

1

Изобретение относится к вычислительной технике.

Цель изобретения - повьшение. достоверности регистрации.

На фиг, 1 изображена структурная схема устройства; на фиг, 2 - счетчик адреса; на фиг, 3 - узел кЬнтроля; на фиг, 4 - временные диаграммы работы

Устройство, (фиг, 1)содержит счетчи 1, элемент ИЛИ 2, регистр 3, формировтель 4 синхроимпульсов, регистр 5, счетчик 6, регистр 7, триггер 8, сумматор 9, регистр 10, узел 11 сравне- НИН, таймер 12, элемент 13, регистр 14, элемент ИЛИ 15, коммутатор 16, узел 17 контроля, узлы 18 и 19 памяти, счетчик 20 адреса, информационный вход 21 устройства, вход 22 синхронизации устройства, вход 23 установки устройства, вход 24 запуска устройства, вход 25 синхронизации устройства, контрольный выход 26 устройства, вьр ход 27 числа тактов работы, выход

28 текущей информации, выход 29 номера байта регистрируемой информации.

Устройство обеспечивает регистрацию логических состояний или временных диаграмм контролируемого блока и передачу данных в ЭВМ,

Начало р.аботы устройства задается сигналом Пуск 1, поступающим через вход 24 запуска устройства на вход сброса триггера 8, Предыдущее значе

5

5

0

0

ние сигнала Пуск О обеспечивает нулевое исходное состояние триггера 8,

В режиме регистрации логических состояний (фиг, 4а) на установочный вход триггера 8 через вход 23 устрой- .ства поступает сигнал Режим, устанавливающий триггер 8 в единичное состояние. Синхронизация устройства осуществляется синхроимпульсами СИ, поступающими через синхровход 22 устрой ства на. вход формирователя 4 и далее с его выхода на синхровходы триггера 8, регистров 7 и счетные входы счетчиков 6 и 1, синхровход узла 12 запуска и вход элемента И 13, Синхроимпульсами СИ тактируется работа устройства в каждом такте синхронизации регистрируемых логических состояний контролируемого блока, поступающее на информационньй вход 21 устройства, запоминаетсй в регистре 3, а в следующем такте переписывается в регистр 7, С выхода регистра 7 информация поступает на информационньй вход узла 19 памяти и вход таймера 12, Таймер 12 хранит код начала регистрации и код Т задержки регистрации (задаваемые, например, с помощью тумблерных переключателей), При совпадении входной информации с ко- . дом начала регистрации таймер 12 от- считьшает t тактов синхронизации и инвертирует значение сигнала на выхо314

де, С этого момента времени (момент времени То ) начинается регистрация логических состояний контролируемого блока. Единичное значение сигнала с выхода триггера 8 поступает на вход элемента И 13, обеспечивая прохождение синкросигналов с выхода узла А синхронизации через вход элемента И 13 на его выход и далее через информационный вход коммутатора 16 на его выход и синхровход счетчика 20 адреса. Сигнал с выхода таймера 12 поступает на вход 20 разделения счетчика, удерживая его выход в нулевом состоянии до момента времени Тр. Начиная с момента времени TO синхросигналы с выхода коммутатора 16 проходят . на выход счетчика 20 в качестве выборки. Кроме того, начинает изменять свое состояние счетчик 20, формирующий сигналы адреса и Запись/Чтение Управляющие сигналы выборки адреса и Запись/Чтение (фиг. 3) поступают на выход 29 устройства, а также на управлянодие входы узлов 18 и 19 памяти, обеспечивая запись логических состояний контролируемого блока в узел 19 памяти в каждом такте синхронизации, начиная с нулевого адреса.

Процесс регистрации продолжается до момента заполнения узла 19 памяти по всем адресам. При этом устанавливается в единичное значение;- старший разряд счетчика 20, вырабатывающий сигнал Запись/Чтение. Этот сигнал поступает на управляющие входы узлов

18и 19 .памяти, переводя их в режим чтения, а также на управляющий вход коммутатора 16, который подключает на выход и далее на первый вход счетчика 20 синхросигналы от ЭВМ поступающие через синхровход 25 устройства на второй информационный вход коммутатора 16. Под действием этих синх- росигналов счетчик 20 вырабатывает сигналы выборки и адреса, обеспечивающие передачу информации из узла

19памяти в ЭВМ (фиг, 4в) Через информационный вход 28 устройства.

Узлы 1, 2, 5, 6, 9, 10, 14, 17 и 18 в режиме регистрации логических состояний и в передаче этой информа- даи в ЭВМ не участвуют. Информация, принимаемая в ЭВМ из узла 18 через второй информационный вход 27 устройства, не анализируется, ; В режиме регистрации временных диаграмм (фиг. 4б)устройство запоми

6

нает логические состояния контролируемого блока в моменты изменения огических состояний или при переполнении счетчика 6, измеряющего интервалы времени между соседними изменениями состояний. Для этого кие состояния с информационного вхоа и выхода регистра 7 поступают на вход узла 11 сравнения, формирующего единичный импульс в такте изменения огического состояния. Этот импульс проходит через второй элемент ИЛИ 15 на информационный вход триггера 8, адерживается на нем на такт и с выода триггера 8 поступает на вход элемента И 13, выделяя на его выходе единичный синхроимпульс. Синхроимпульс транслируется коммутатором 16 на первый вход первого узла памяти, а также через первый элемент Ш1И 2 поступает на вход сброса счетчика б, обеспечивая его обнуление в начале подсчета количества тактов следующего временного интервала At. Регистрация временных диаграмм начинается с момента времени То, определяемого таймером 12. До момента времени То сигнал с выхода таймера 12 удерживает в нуле выход узла управления, а также счетчик по модулю m I и счетчик 6 входы сброса которых соединены с выходом узла 12 (непосредственно и через элемент ИЛИ 2 соответственно). Начиная с момента Ть , счетчик 6 начинает отсчитывать такты синхронизации, измеряя длину временного интервала At до ближайшего изменения логического состояния контролируемого блока. Показания счетчика 6 в каждом такте переписьюаются в регистр 10 и с его выхода поступают на информационный вход узла 18 памяти. При изменении логического состояния единичный синхроимпульс поступает на счетный вход счетчика 20, формирующего сигнал выборки с последующим обновлением адреса. По сигналу выборки происходит запись в первый 19 и второй 18 узлы памяти логического состояния и предшествующего ему временного интерваа соответственно. Если временной интервал At превышает возможности счета счетчика 6, то на его выходе переполнения вырабатывается единичный импульс, объединяемьй на элементе

ИЛИ 15 с сигналом, формируемым узлом 11 сравнения. Таким образом, обеспечивается запись в узлы 19 и 18 памяT(i логических состояний и величин

Ар также при переполнении счетчи- KJa 6,

I Регистрация временных Диаграмм и| их передача в ЭВМ сопровождается контролем работы устройства. Контроль осуществляется путем проверки длины анализируемого временного от- 11езка, разбитого на интервалы ut.Очетчик 6 начинает отсчет интерва- ut с нулевого значения, поэтому аписываемые в память значения А t la единицу меньше действительных У1ИН временных интервалов, Количе- :тво интервалов At анализируемого временного отрезка определяется объмом памяти узлов 18 и 19; , где 1 - длина адреса узлов памяти. Таким образом, длина анализируемого време ного отрезка ЬТ определяется длиной интервалов At, увеличенной на V

Z t-4-V.

г-1

Устройство содержит систему кон- троля, определяющую величину ьТт Iпутем непосредственного измерения и путем накодпения суммы интервалов л1 при передачи в ЭВМ. Измерение величи- ны л Т (i осуществляется счетчиком по модулю m 1, который начинает от счет тактов синхронизации после мо- ; мента времени TO одновременно со : .счетчиком 6. Признаком завершения I анализируемого временного отрезка служит переход в единичное состояние сигнала Запись/Чтение на выходе счетчика 20, Этот сигнал поступает на синхровход регистра 5, обеспечивая запоминание в нем величины поступающей на информационный вход регистра 5 с выходом счетчика по модулю m 1. Далее следует процесс передачи в ЭВМ, осуществляемый аналогично описанному. При этом величины &t, считьшаемые в ЭВМ из узла 18 памяти, поступают также на второй вход сумматора по модулю m 9, образующего вместе с вторым контрольным регистром 14 накапливающий сумматор по модулю т. Исходное нулевое значение суммы по модулю ю обеспечивается до нача- ла передачи информации в ЭВМ путем подачи на вход сброса контрольного регистра 14 сигнапа Запись/Чтение с выхода узла 20 управления, Тактируется регистр 14 сигналом выборки, поступающим на его синхровход, Синхр

ю1Д29П66

вход и вход сброса регистра 1 составляют его управляю1чий вход. К моменту завершения процесса передачи информации в ЭВМ на выходе регистра 14 формируется сумма R а ti , отличаgо

&

5

0

о 5

0

5

ющаяся от величину V.

Коды лТу ос1„и S поступают с выходов соответственно контрольных регистров 5 и 14 на входы узла 17 контроля, коТОРЬЙ определяет сумму (Vmoam S)

и сравнивает ее с кодом 4 Т,, При несоответствии сравниваемых кодов на выходе узла 17 контроля формируется сигнал контроля , указывающий на неправильное функционирование устройства в процессе регистрации временных диаграмм или при передаче зтой информации в ЭВМ. При правильной работе устройства сигнал контроля , Сигнал контроля передается в ЭВМ через контрольньй выход 26 устройства.

На фиг, 4 приведены временные диаграммы работы устройства для случая . Счетчик 6 отсчитывает 4 временных интервала &t, определяя их значения равными О, 1, 2 и 3. Их сумма по модулю , , а увеличенная на составляю1чую составляет лТ 1, Это же значение для анализируемого временного отрезка определяет счетчик по модулю m 1 и первый конт- трольный регистр 5, принимаюп ий код. 1 с выхода счетчика по модулю m 1 по фронту сигнала. 1 . ,-

Узел 17 контроля может быть выполнен в виде сумматора по модулю m и схемы сравнения, причем первый вход сумматора по модулю m является входом узла контроля, другой вход которого является выходом схемы сравнения, другой вход которой соединен с выходом сумматора по модулю т, второй вход которого подключен к выходу кон- стакты Vmodvrt ВЫХОД схемы сравнения является выходом узла 17 контроля. Сумматор по модулю m определяет величину .(4v,(S) которая сравнивается с кодом

Формула изобретения

Устройство для регистрации неисправностей, содержащее два узла памя- ти, таймер, счетчик адреса, коммутатор, узел сравнений, три регистраj первый счетчик, триггер, формирова-.

:. 11

тель синхроимпульсов, первый элемент ИЛИ и элемент И, причем первый синх- ровход устройства соединен через формирователь синхроимпульсов со счетным входом первого счетчика, синхро- входом первого, второго и третьего регистров, первым входом элемента И, синхровходами триггера и таймера, информационный- вход первого регистра соединен с информационным входом устройства, выход первого регистра соединен с информационным входом второго регистра и первым входом узла сравнения, второй вход которого сое- динен с выходом второго регистра, информационным входом первого узла памяти и информационным входом таймера , выход Равно узла сравнения соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом заема первого счетчика, выход первого элемента ИЛИ соединен с D-входом триггера, входы установки и сброса которого является соответст- венно входаьи запуска и установки устройства, выход триггера соединен с вторым входом элемента И, выход которого соединен с первым информационным входом коммутатора, второй ин- формационный вход которого является вторым синхровходом устройства, вьт I ход которых соединен со счетным вхо- 1дом счетчика адреса, вход разрешения которого соединен с выходом таймера, разрядные выходы счетчика адреса являются выходами потери байта регистрируемой информации устройства и соединены с управляющими входами ком1168

мутатора и адресными входами первого и второго узлов памяти, вь1ходы которых соединены с выходами текущей информации устройства соответственно, ;числа тактов работы соответственно, разрядные выходы счетчика соединены с информационными входами третьего регистра, выход которого соединен с информационным входом второго узла памяти,- отличающееся тем, что, с целью повышения достоверности регистрации, устройство содержит второй -счетчик, узел контроля, сумматор и второй элемент ИЛИ, выход второго элемента ИЛИ.соединен с входом сброса первого счетчика, первый вход второго элемента ИЛИ соединен с выходом элемента И, а второй вход второго элемента ИЛИ - с выходом таймера и входом сброса второго счетчика, счетный вход которого соединен с выходом формирователя синхросигнала, выход второго счетчика соединен с информационным входом первого регистра, синх ровход которого соединен с первым разрядным выходом счетчика адреса, а выход первого регистра соединен с первым входом узла контроля, выход которого является контрольным выходом устройства, а второй вход узла контроля соединен с первым входом сумматора и выходом второго регистра, управляющий вход которого соединен с . вторым разрядным выходом счетчика адреса, а информационный;.вход вторрго регистра - с выходом сумматора, второй вход которого соединен с выходом второго узла памяти.

У L

1

I

; 1I I I Д

.§ ,it « l i .f

««

«

t I

.1 :5

о «S :