Обнаружитель комбинации двоичных сигналов Советский патент 1989 года по МПК G08C19/28 

сл

о

05 4

а

со

315

Изобретение относится к технике связи и может использоваться в устройствах обработки дискретных сообщений для обнаружения комбинации дво- ичньгх сигналов известного вида при неизвестном моменте ее прихода в потоке двоичных сигналов.

Цель изобретения - повышение быстродействия.

На чертеже представлена структурная электрическая схема обнаружителя комбинации двоичных сигналов.

Обнаружитель комбинации двоичных сигналов содержит первый регистр 1 сдвига, первый блок 2 памяти, q последовательно соединенных дополнительных регистров 3 сдвига (где q

2,

3, ...), q дополнительных блоков 4 памяти, сумматор 5, пороговый блок 6, пороговый регистр 7, D-триггер 8, информационный вход 9, тактовый вход 10

Обнаружитель комбинации двоичных сигналов работает следующим образом. Обнаружитель комбинации двоичных сигналов анализирует поток принимаемых двоичных сигналов, сопровождаемых тактовыми импульсами, в каждом тактовом интервале (интергал между соседними тактовыми импульсами) вычисляет корреляционное число, равное числу информационных позиц1тй, на которых йь орочная комбинация совпадает с эталоном, и формирует решение об обнаружении комбинации, если это число не -меньше порога.

Принимаемые двоичные сигналы в виде последовательности элементарных посылок О, 1 поступают по информационному входу 9 на вход первого регистра 1 сдвига, на другой вход которого поступают синхронизированные с двоичными сигналами актовые импульсы. Очередной тактовый импульс с тактового входа 1C поступает также на тактовый вход q последовательно соединенных дополнительных регистров 3 сдвига и сдвигает их содержимое и содержимое первого регистра 1 сдвига на один бит в сторону старших разрядов (в нaпpaвлev ии к выходу регистров сдвига). В результате в каждом тактовом интервале в первом регистре 1 сдвига в q последовательно соединенных дополнительных регистрах 3 сдвига содержится N-разрядная выборочная комбинация, образованная двоичными сигналами, принятыми в данном и в N-1 предыдущих тактовых интерва

лах, где N - число двоичных сигналов в эталоне, т.е. в обнаруживаемой комбинации. При этом в первом регистре 1 сдвига и в каждом из q последовательно соединенных дополнительных регистров 3 сдвига содержится т-разрядное слово выборочной комбинации, где m

N

+

Г

5

5

0

5

0

0

5

0

5

Слова выборочной комбинации с кодовых выходов первого регистра 1 сдвига и q последовательно соединенных дополнительных регистров 3 сдвига поступают параллельным кодом на адресные входы первого блока 2 памяти и q дополнительных блоков Д памяти и считывают на их выходы содержимое адресуемых ячеек. Ячейки первого блока 2 памяти и каждого q дополнительного блока 4 памяти образуют таблицу корреляционных кодов, представляющих числа информационных позиций соответствующего т-разрядного слова эталона, на которых оно совпадает с адресами ячеек. В результате на выход первого блока 2 памяти и каждого из q дополнительных блоков 4- памяти (, 2, ..., q) считывается код числа информационных позиций, на которых i-e слово выборочной комбинации совпадает с i-M словом эталона. Например, слова эталона 1100110Х (символ X означает неинформационную, исключаемую из анализа позицию) при поступлении слова выборочной комбинации 11000100 на выход считьшается код числа 6, а для эталона 11100110 (все позиции информационные) при поступлении слона выборочной комбинации 11100111 считывается код числа 7.

Коды корреляционных чисел поступают на соответствующие входы сумматора 5, который вьщает на выходах код суммы корреляционных чисел, равной числу информационных позиций, на которых выборочная комбинация совпадает с эаалоном. Если это число не меньше порогового числа, содержащегося в пороговом регистре 7, то пороговый блок 6 формирует на своем выходе сигнал обнаружения комбинации, который записывается в D-триггер 8 следующим тактовым импульсом, поступающим на его синхровход с тактового входа 10, и выдается на выход обнаружителя комбинации двоичных сигналов.

Формула изобрет ения

Обнаружитель комбинации двоичных сигналов, содержащий первый регистр сдвига, первый вход которого является информационным входом обнаружителя комбинации двоичных сигналов, такто- вьм входом которого являе тся второй вход первого регистра сдвига, первая группа выходов которого через первый блок памяти подключена к первой группе входов сумматора, а к первой группе входов порогового блока подключены выходы порогового регистра, о т л и - ч ающий ся тем, что, с целью повьппения быстродействия, введены q последовательно соединенньк дополнительных регистров сдвига, к информационному входу первого из которых подключен выход первого регистра

сдвига, q дополнительных блоков памяти, к адресным входам которых подключены кодовые выходы соответствующих q последовательно соединенных дополнительных регистров сдвига, где q N/m - 1, N - число разрядов комбинации двоичных сигналов; m - число разрядов каждого из последовательно соединенных дополнительных регистров сдвига, выходы q дополнительных блоков памяти подключены к другим входам сумматора, выходы которого соединены с второй группой входов порогового блока, и D-триггер, к информационному входу которого подключен выход порогового блока, синхровход D-триггера и вторые входы q последовательно соединенных дополнительных регистров сдвига подключены к второму входу первого регистра сдвига.

Изобретение относится к технике связи. Цель изобретения - повышение быстродействия. Обнаружитель содержит регистр сдвига 1, блок памяти 2, сумматор 5, пороговый блок 6, пороговый регистр 7, информационный вход 9, тактовый вход 10. Цель достигается введением в обнаружитель Q последовательно соединенных дополнительных регистров сдвига 3, Q дополнительных блоков памяти 4, Q= N/M-1, где N - число разрядов комбинации двоичных сигналов

M - число разрядов каждого из последовательно соединенных регистров сдвига 3, и D - триггер 8. Обнаружитель анализирует поток принимаемых двоичных сигналов, сопровождаемых тактовыми импульсами, в каждом тактовом интервале (интервал между соседними тактовыми импульсами) вычисляет корреляционное число, равное числу информационных позиций, на которых выборочная комбинация совпадает с эталоном, и формирует решение об обнаружении комбинации, если это число не меньше порога. 1 ил.