Обнаружитель комбинаций двоичных сигналов Советский патент 1987 года по МПК H04Q1/32 

Изобретение относится к технике связи и может быть использовано в приемных устройствах для обнаружения комбинации двоичных сигналов извест ногр вида при неизвестном моменте ее прихода.

Цель изо бретения - повьт1ение поме хозапщщенности обнаружения комбинации двоичных сигналов.

На чертеже представлена структурная схема устройства.

Обнаружитель комбинаций двоичных сигналов содержит блок 1 циклического сдвига сигналов, блок 2 циклического сдвига эталонных сигналовj блок 3 циклического сдвига сигналов маски, блок 4 сравнения, первый элемент И;5, суммирующий счетчик 6,, дешифратор 7, пороговый регистр 8„ первый элемент НЕ 9, второй элемент И lO, формирователь 1 I сдвига этгшонов и маскиJ второй 12 и третий 13 элементы HEj двухразрядный сдвиговый регистр 14, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15J третий элемент И 16, делитель 17 частоты на два, элемент HJHi 18, четвертый элемент НЕ 19, асинхронный триггер 20 и четвертый элемент И 21 На чертеже показаны также вход 22 принимаемого сигнала (четвертьш вход блока l)j вход 23 тактовых импульсов ТИ (третий вход блока 1), вход 24 команд рециркуляции (второй вход блока Os вход 25 эталонных с Егналов (четвертый вход блока 2), вход 26 сигналов маски(четвертый вход блока 3), вход 27 ввода эталона и маски, вход 28 тактовых импульсов ТИ 1 и выход 29 обнаружителя комбинаций двоичных сигналов

Устройство работает образом.

Принимаемый двоичный сигнал в виде последовательности элементарных

по входу 22 на блок 1, Команда рециркуляции и тактовые импульсы поступают соответственно по входам 24 и 23 на соответствзлощие входы блока 1 о При наличии команды ввода эталонной маски, поступающей по входу 27, формирователь 11 выделяет одиночную команду рециркуляциир поступающую непосредственно и через второй элемент НЕ 12 на соответствую- Eijie входы блоков 2 и 3. Первый элемент И 5 выдает на второй вход блока 2 и второй вход блока 3 тактовые

0

5 0

импульсы число которых за время t равно числу N двоичных сигналов в обнаруживаемой комбинации и на единицу меньше числа импульсов, поступающих на управляющий вход 23 блока I, Блоки 1-3 идентичны и могут быть выполнены, например, в виде регистра сдвига с элементами управления, обеспечивающими запись, продвижение и циклич ;ский сдвиг данных с выхода на вход регистра. Число разрядов регистра сдвига равно числу N. В регистре сдвига блока 1 содержится Г1-раз- рядная комбинация из принимаемых по входу 22 двоичных сигналов, в регистре СДВИГЕ блока 2 - эталон, в регистре сдвига блока 3- маска, би-. ты которой представлены l на информационных и О, на неинформациошп 1х позициях обнаруживаемой комбинации,

В течение времени рециркуляции, задаваемого командой рециркуляции, вход 22 блока I зап1)ещен (закрыт), при отсутствии командь ввода эталонной маски запрещены также вход 25 блока 2, вход 26 блока 3 и под действием тактовых импульсов 1, следующих с частотой, в N 1 раз большей частоты принимаемого сигнала), осуществляется синхронный циклический сдвиг (рециркуляция) данш.к, хранящихся в

блоках 1-3

Блок 4 сравнивает биты принимаемого сигнала и эталонной комбинацииj формирует сигнал 1 при несовпадении и сигнал О при совпадении значений сравниваемых битов. Первый элемент И 5 блокирует поступление сигналов сравнения на вход суммирую- Eiero счетчика 6 при появлении на вы- хоДе блока 3 бита, соответствующего н.оинформационной позиции.

Элементы 13-17 реализуют схему дополнительного анализа овшбок на неинформационных разрядах маски, на которых эталон имеет не более одного- перехода из 1 в О или из О в 1. При рециркуляц -1и сигнал с блока- 1 поступает на двухразрядньш сдвиго- вьй регистр 14, который управляется через элемент НЕ 13 тактовыми импульсами с входа 23. Блок 15 сравнивает в момент прихода вторых тактовых . g импульсов по входу 28 вытгшкивае1 1ый из блока 1 бит с задержанным в регистре 14 битом и формирз ет сигнал

1 при их несовпадении Элемент И 16 пропускает сигналы несовпадения.

0

5

0

3

если на вход блока 3 считываются биты- О, соответствующие неинформа- ционнь1м (маскируемым) позициям сигнала. Дели тель 17 ча стоты на два пропускает в суммирующий счетчик 6 каждый сигнал несовпаде1шя, что соответствует одной ошибке (наличию принятой комбинации переходов:

II1 11

О - 1 или О - - 0). Установка делителя 17 в нулевое состояние происходит по окончании маскируемого участка сигналом от рециркул ято ра,

В конце времени анализа, определяемом приходом очередной команды рециркуляции по входу 24, суммирующий счетчик 6 содержит число, равно сумме числа несовпадения эталонной комбинации и принимаемого сигнала на информационных позициях и числа ошибок на неинформационных маскируемых позициях. Если в процессе накопления число в суммирующем счетчике 6 становится равным числу в пороговом регистре 8, то дешифратор 7 формирует сигнал 1 о появлении недопустимого числа ошибок. Триггер 20 хранит это значение до окончания интервала рециркуляции. Если за-время рециркуляции сигнал о достижении порога не сформирован, то на выходе элемента И 21 с приходом очередной команды рециркуляции формируется О что означает обнаружение комбинации

В. течение времени записи рециркулция запрещена и в регистр блока 1 записывается бит принимаемого сигнала с одновременным продвижением содержимого регистра блока 1 на один бит тактовым импульсом, поступаюш м в момент записи по входу 23. В это же время сигнал с выхода первого, элемента НЕ 9 устанавливает в О суммирующий счетчик 6, Далее процесс повторяется,

Дпя ввода эталонной и маскирующей комбинаций на вход обнаружителя по входу 27 подается команда ввода эталона и маски, задающая выделение одиночной команды рециркуляции формирователем 11 (формирователь 11 может быть выполнен в виде генератора одиночного импульса). При этом блоки 2 и 3 переводятся в режим записи данных и запрещения рециркуляции благодаря наличию одиночной команды рециркуляции на втором и третьем входах блоков 2 и 3 соответственно и инвер

тированной одиночнои команды рециркуляции, поступающей с выхода второго элемента НЕ 12 на соответствуюп1ие втсоды блоков 2 и 3. Данные с входов 25 и 26 записываются в блоки 2 и 3 соответственно с помощью N тактовых и шульсов, действующих во время одиночной команды рециркуляции. Одновременно с записью происходят сравнение принимаемой в эталонной комбинации, так как блок 1 рециркулирует, а эталонная и маскир ующая комбинации после - довательно вытесняются записываемыми

данными на соответствующие входы блока 4 и первого элемента ИЗ, а также анализ принимаемой комбинации на маскируемых участках.

Предлагаемый обнаружитель комбинаЦий двоичных сигналов позволяет обнаружить комбинации любой длительности и с любой длиной маскируемых участков.

Фор мула изобретения

Обнаружитель комбинаций двоичных сигналов, содержаший первый элемент НЕ, выход которого подключен через суммируюЕ1;ий счетчик к первому входу

дешифратора, к второму входу которого подключен выход порогового регистра, а через последовательно соединенные блок циклического сдвига сигналов и блок сравнения - к первому

входу первого элемента И, к второму входу которого подключен выход второго элемента И, который подключен через .блок циклического .сдвига сигналов маски к третьему входу первого

элемента И, а через блок циклического сдвига эталонных сигналов - к второму входу блока сравнения, последовательно соед йненные формиробатель сдвига эталонов и маски, выход которого подключен к вторым входам блока циклического сдвига эталонных сигналов и блока циклического сдвига сиг50

55

налов шски, и второй элемент НЕ, выход которого подключен к третьим входам блока циклического сдвига эталонных сигналов и блока циклического сдвига сигналов маски, а к первом входу формирователя сдвига эталонов и маски подключены первый вход второго элемента Н, вход первого элемента НЕ и второй вход блока циклических сдвигов сигналов, к третьему входу которого подключены третий вход дешифратора и второй вход второго элемента И, отличающийся тем, что, с целью повьпиения помехозащищенности обнаруже -1ия комбинации двоичных сигналов5 в него введеш элемент ИЛИ к нepвo ry входу которо го подключен выход первого элемента

И, третий элемент HEj к входу которо-- го подключен третий вход блока цик-- лического сдвига сигналовj четвертый элемент НЕ к входу которого подключен выход блока циклического сдвига сигналов маскиJ а выход блока циклического сдвига сигнала подключен через введенные последовательно соединенные двухразрядньй сдвиговой регистр, к второму входу которого под-- ключен выход третьего элемента HEj элемент ИСКЛЮЧАЮЩЕЕ ИЛИ к второму

Составитель Л Тимогтина Редактор АоОгар Техред Л .Сердлокова Ко-рректор С. Черни

Заказ 5 8 5/57Тираж 636Подписн:ое

ВНИИПИ Государственного комитета. СССР

по делам изобретений и открытий 113035, tlocJCBa., Ж-35а Раушская наб. ,, Д 4/5

Производственно-полиграфическое предприятие,, г УжгopoдJ ул. Проектная, А

-

562668

входу которого подключен выход блока циклического сдвига сигналов, третий элемент И, к второму входу которого

подключен выход четвертого элемента

Ь

НЕ в и делитель частоты на два, к второму входу которого подключен выход блока циклического сдвига сигнала маски, выход делителя частоты на два

10 подключен к второму вхо,цу элемента HjlHj выход которого подключен к второму входу суммирующего счетчика, при этом выход дешифратора подключен через введенные последовательно сое15 диненные асинхронный триггер и четвертый элемент И, к второму входу которого подключен вход первого элемента НЕ, к второму входу асинхронг- кого триггера

Изо бретение относится к области связи и повьппает помехозащищенность обнаружения комбинации двоичных сигналов. Устр-во содержит блок 1 циклич. сдвига (ЦС) сигналов, блок 2 ЦС эталонных сигналов, блок 3 ЦС сигналов маски, блок 4 сравнения, эл-ты И 5, 10и 16, 21, суммирующий счетчик 6, дешифратор 7, пороговый регистр 8, эл-ты НЕ 9, 12, 13и 19, формирователь .11 сдвига эталонов и маски, двухразрядный сдвиговый регистр 14, эл-т ИСКЛОЧАЮЩЕЕ ИЛИ 15, делитель 17 частоты на два, эл-т }ШИ 18, асинхронный триггер 20, Устр-во обнаруживает комбинации любой длительности и с любой длиной маскируемых участков. 1 ил. С S Q С ос СП а rsS о: о: