Устройство микропрограммного управления с контролем Советский патент 1989 года по МПК G06F9/22 

/4«

01

Изобретение относится к вычислительной технике и может быть использовано при построении устройств микропрограммного управления с обнаружением ошибок. Целью изобретения является сокращение оборудования устройства микропрограммного управления. Устройство содержит первый элемент ИЛИ 1, счетчик адреса 2, первый элемент И 3, блок памяти микрокоманд 4, второй элемент ИЛИ 5, блок контроля 6, третий элемент ИЛИ 8, первый триггер 9, второй элемент И 10 и второй триггер 11. Цель достигается введением первого, второго и третьего элементов ИЛИ, первого и второго элементов И, что позволяет контролировать и исправлять ошибки, вызванные физическим отказом блока памяти микрокоманд 4, с меньшим объемом оборудования. 2 ил.

00

t4D

cpus.i

18

3150

Изобретение относится к вычислительной технике и может быть использовано при построении надежных устройств микропрограммного управле- ния,

Цель изобретения - сокращение оборудования.

На фиг.1 приведена функциональная скема устройства микропрограмм- ного управления.с коррекцией дефектных микрокоманд; на фиг,2 - диаграммы управляющих сигналов.

Устройство (фиг,1) содержит пер-, вый элемент ИЛИ 1,-счетчик 2 адреса, первьй элемент ИЗ, блок 4 памяти микрокоманд, , второй элемент ИЛИ 5, блок 6 контроля, выход 7 микроопераций, третий элемент ИЛИ 8, первый триггер 9, второй элемент И 10, второй триггер 11, с первого по четвертый входы -12-15 синхронизации уст- р ойства, выход 16 пробирования микроопераций устройства, выход 17 ошибки устройства и вход 18 сброса уст- ройства.

Рассмотрим работу устройства для случая коррекции- ошибок, вызванных отказом блока 4,

Каждая микрокоманда записьшается в блок 4 в два последующих адреса Первым тактовьм импульсом с входа 12 через элемент ИЛИ 1 из блока 4 по адресу а считывается микрокоманда, поступающая на выход микроопераций устройства и вход блока 6 контроля, который проверяет считанную с блоком информацию на четность или по коду Хемминга, Перепадом с 1 на О им- пульса с входа 12 в счетчике 2 формируется адрес а+1,- При верной микрокоманде импульс: с входа 13 через элемент ИЛИ 5 в блрке контроля 6 на выходе а формирует сигнал, поступающий на выход 16,(для разрешения приема микрокоманды) и через элемент ИЛИ 8 на вход установки нулевого состояния триггера 9, Импульсом с входа 14 через элемент ИЛИ 1 из блока 4 по адресу; а+1 считывается микрокоманда того же содержания, а в счетчике 2 адреса 4 устанавливается адрес а+2. Нулевое состояние триггера 9 блокирует в элементе И 3 импульс с входа 15, Таким образом может быть блокирована повторная выдача микрокоманды с выхода 7, Если микрокоманда с блока 4 считана с он1и(5кой то на инверсном выходе ошибки b блока 6 контроля импульсом с выхода 13 формируется сигг нал, устанавливающий триггер 9 в единичное состояние. Считанная из блока 4 по адресу ан-1 повторая микрокоманд поступает на выход 7 и на вход блока 6 контроля.

Если повторная микрокоманда верна, то на прямом выходе ошибки а блока 6 контроля формируется сигнал, разрешающий прием микрокоманды с выхода 7 и устанавливающий в нулевое состояние триггер 9, Если микрокоманда опять считана с ошибкой, то единичное состояние триггера 9 подтверждается. Импульс с входа 2 следунэдего такта через элемент К 10 устанавливает триг гер 11 в единичное состояние. После установки триггера 11 в единичное состояние формируется сигнал ошибки на выходе 17 и одновременно блокирует ся формирование сигналов на выходе блока 6 контроля. Сигналом с входа 18 сброса устройства, можно сбрасьшать триггеры 9 и 11 в нулевое .состояние.

Формула изобретения

Устройстве микропрограммного управления с контролем, содержащее с,чет чик адреса, блок памяти микрокоманд, блок контроля, первый и второй триггеры, причем выход счетчика адреса соединен с адресньм входом блока памяти микрокоманд, выход которого соединен с информационным входом блока контроля и выходом микроопераций устройства, отличаю- 14 е е с я тем, что, с целью сокращения оборудования, оно содержит с первого по третий элементы Ш1И, первый и второй элементы И, причем первый вход синхронизации устройства соединен с первым входом первого элемента ИЛИ и второго элемента И, . выход которого соединен с входом установки в 1 второго триггера, выход которого соединен с первым стробирующим входом блока контроля и с выходом ошибки устройства, ВТО рой вход синхронизации устройства соединен с первым входом второго элемента ИЛИ, выход котррого соеди - ней с вторым стробирующим выходом- блока контроля, прямой выход ошибки которого соединен с первым входом третьего элемента ИЛИ и с выходом стробирования микроопераций устройства, чретий вход синхронизации устройства соединен с вторым входом первого элемента ИЛИ, выход которого соэдинен со счетным входом счетчика адреса и с входом чтения блока постот- янной памяти, четвертый вход синхронизации устройства соединен с пер- вьш входом.первого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, инверсный вы1Z

15

П

ФУ8. 2

ход ошибки блока контроля соединен с входом установки в 1 первого триггера, выход которого соединен с вторыми входами первого, второго элементов И, вход сброса устройства соединен с входом установки в О второго триггера и с вторым входом третьего элемента Ш1И, выход кото-- рого соединен с входом установки в о первого триггера.