Счетное устройство Советский патент 1989 года по МПК H03K23/40 

Изобретение касается построения узлов цифровой вычислительной техники и дискретной автоматики на потенциальных логических элементах и может быть использовано для двоичного счета импульсов.

Целью изобретения является повышение быстродействия.

На фиг.1 изображено счетное устройство с логическими элементами И-НЕ в нечетных разрядах; на фиг.2 приведена временная диаграмма его работы; на фиг.З изображено счетное устройство с логическими элементами ИЛИ-НЕ в четных разрядах; на фиг.4 и 5 - примеры построения триггеров на основе ТКгтриггеров.

Счетное устройство (фиг.О содержит триггер 1-1 в первом и триггер 1-2 во втором разрядах, а в каждом разряде, начиная с третьего, триггер (1-3, 1-4 , 1-5, 1-6, 1-7, ...) и логический элемент (2-3, 2-4, 2-5, 2- 2-6, 2-7, .0.), синхровход 3 счетного устройства соединен с синхро- входаьш всех триггеров 1-1,... 1-7,

СЛ 1чЭ

СО 4:

; СЛ

riepribij i ;зыход триггера каждого четного разряда (1-2, , 1-6)соединен с первым входом логического элемента следующего разряда (2-3, 2-5, 2-7), а пер Bbiti пыход триггера первого разряда -1 соединен с вторым входом логического элемента третьего разряда 2-3, выход логического элемента каждого нечетного разряда 2-3 (2-5) соединен с вт орым входом логического элемента следующего разряда 2-4 (2-6) и первым входом разрешения счета триггера этого разряда 1-3 (1-5), а выход логического элемента каждого четного разряда 2-4 (2-6) соединен с вторым входом логического элемента следующег разряда 2-5 (2-7),

YcTpoiicTBo содержит счетчик 4, синхровход которого соединен с син- хровходом 3 устройства, выход переноса счетчика 4 соединен с дополнительным входом разрешения счета триггера каждог о разряда 1-1... 1-7. Кроме того второй выход триггера каждого нечет- ного разряда 1-1, 1-3, 1-5 соединен с вторым входом разрешения счета триггера следующего разряда 1-2, 1-4, , а второй вход логического эле- мента каждого четного разряда 2-2 (2-4, 2-6) соединен с вторым входом разрешения счета триггера этого разряда 1-2 (1-4, 1-6).

S нечетных разрядах использованы логические элементы II-HE, в четных - логические элементы ИЛИ-НЕ, в качестве первого и второго выходов триггера 1-1,,.1-7 использованы прямой и инверсный выходы триггера 1-1...1-7 соответственно.

Функдионирование устройства поясняется временной диаграммой (фиг.2), на которой представлены счетные импульсы на синхровходе 3 с номерами: 1,2...2, ...22 и . Для функциональной устойчивости необходимо, чтобы переходные процессы переключения в цепочке логических элементов 2-3...2-7, возникающие по фронту второго импульса, завершились до ере- за 2 -го импульса.

Быстродействие счетного устройства определяется по формуле

Т MflKC 7 I. ,

мин ( смих ,и

г т Т 1

I смии т мк J

при условии (2 -1) ,j (N-V)t др , где TC juixy, - минимальньш период следования счетных импульсов счетчика 4;

т мин минимальньо период следования счетных импул1зсов триггера 1-1 ...1-7;

I ЗР

- задержка логического элемента;

N - суммарное число разрядов счетного устройства;

1 - число разрядов счетчика 4,

Лля ,,др

.4t,pi (N-l)tj.p

е .V N-i 1 ,

Z 1 5 или eg

получаем при услови и (2 - 1)

-1)

а А

Максимальная разрядность N, при которой счетное устройство работает с предельным быстродействием, определяется по формуле

N

4(2 - 1) -t- 1

Например, для , .

Счетное устройство,по фиг.З отличается от устройства по фиг. только тем, что в нечетных разрядах использованы логические элементы ИЛН-НЕ в четных - логические элементы И-НЕ, а в качестве первого и второго выходов триггера использованы инверсный и прямой выходы триггера соответственно.

Функционирования устройства по фиг.З отличается от функционирования устройства по фиг.1 инверсными логическими сигналами на входах разрешения счета триггеров, выходе переноса счетчика 4 и выходах всех логических элементов относительно приведенных на фиг.2с На фиг.4 изображен пример построения триггера четного.разряда на интегральном 1К-триггере, имеющем по одному I- и К-входу.

Формула изобретения

1. Счетное устройство, содержащее по триггеру в первом и втором разрядах, а в каждом разряде, начиная с третьего - триггер и логический элемент, синхровход счетного устройства соединен с синхровходами всех триггеров, первый выход триггера каждого четного разряда соединен с первым входом логического элемента следующего разряда, а первый выход триггера первого разряда - с вторым входом логического элемента третьего разряда, выход логического элемента каждого нечетного разряда соединен с вторым

входом логического элемента следующего разряда и первым пходом разрешения счета триггера этого разряда, а а выход логического элемента каждого четного разряда - с вторым входом логического элемента следующего разряда, отличающееся тем, что, с целью повьппения быстродейстряда - с вторым входом разрешения счета триггера этого разряда.

2. Устройство по п. 1, о т л и - чающееся тем, что в нечетных разрядах использованы логические элементы И-НЕ, в четных разрядах - логические элементы ИЛИ-НЕ, в качестве первого и второго выходов триггера и

Изобретение относится к цифровой вычислительной технике и дискретной автоматике. Цель изобретения - повышение быстродействия. Устройство содержит по одному триггеру и по одному логическому элементу в каждом разряде, начиная с третьего, а также счетчик, выход переноса которого соединен с дополнительным входом разрешения счета всех триггеров, второй выход каждого нечетного разряда соединен со вторым входом разрешения счета триггера следующего разряда, а второй вход логического элемента каждого четного разряда соединен со вторым входом разрешения счета триггера этого разряда. В нечетных разрядах использованы логические элементы И-НЕ (ИЛИ-НЕ), в четных разрядах - ИЛИ-НЕ (И-НЕ), в качестве первого и второго выходов триггеров использованы прямой (инверсный) и инверсный (прямой) выходы триггеров соответственно. 2 з.п. ф-лы, 5 ил.

ВИЯ, счетное устройство содержит счет- Q использованы прямой и инверсный вычик, синхровход которого соединен с синхровходом счетного устройства, а выход переноса счетчика - с допол- нительньм входом разрешения счета триггера каждого разряда, кроме того второй выход триггера каждого нечетного разряда соединен с вторым входом разрешения счета триггера следующего разряда, а второй вход логического элемента каждого четного разI I

1

-rtrt

«-цd4 d

н

ti

M V

l-S

1-5 l-S

Ж1 LL.

1-7

ходы триггера соответственно,

Фи.1

1 22fl

t

:t :t-t :t

се

Фм.

се

Фиа.У