Устройство для имитации неисправностей Советский патент 1990 года по МПК G06F11/26 

Изобретение относится к вычислительной технике, в частности может быть использовано при отработке оборудования и программ, выполняющих контроль и диагностику неисправностей.

Целью изобретения является расширение функциональных возможностей устройства для имитации неисправностей за счет,снятия ограничений при задании моментов времени внесения неисправностей, последовательности внесения типа неисправностей и интервалов времени между ними.

На фиг.1 представлена блок-схема устройства для имитации неисправностей; на фиг.2 - временные диаграммы, иллюстрирующие работу устройства;

.,3 - пример построения схемы второго блока переключателей; на - пример построения схемы первого блока переключателей.

Устройство для имитации неисправностей содержит первый 1 и второй 2 регистры адреса, блок 3 сравнения адресов, счетчик 4 адресов, регистр 5 количества адресов, блок 6 сравнения количества адресов, первый 7 и второй 8 регистры кода, блок 9 сравнения кодов, счетчик 10 циклов, регистр 11 циклов, блок 12 сравнения циклов, первый элемент ИЛИ 13, RS- триггер 14, третий элемент И 15, второй элемент ИЛИ 16, счетчик 17 тактов, первый регистр 18 тактов, первый блок 19 сравнения тактов, четСп

со о

00 00

vj

вертмй элемент И 20, D-триггер 21, IK-триггер 22, второй 23 и третий 24 регистры тактов, второй 25 и третий 26 блоки сравнения тактов, второй блок 27 переключателей первый 28 и второй 29 элементы И( формирователь 30 импульсов, формирователи 31 и 32 сигналов неисправностей и первый блок 33 переключателей., Блоки переключателей (фиг„3 и 4) содержат переключатели 34-36 и 37-39„

Устройство работает следующим образом.

При подготовке устройства к работе группа адресных входов первого регистра 1 адреса подключается к цепям передачи адреса команд, группа информационных входов первого регистра

7кода подключается к цепям передачи кодовых слов. Тактовый вход устройства подключается к генератору тактовой частоты. Выходы устройства подключаются к выбранной точке схемы ЦВМ либо к внешним связям ЦВМ, в которых необходимо имитировать неисправность. В исходном состоянии первый регистр 1 адреса, счетчик 4 адреса, первый регистр 7 кода, счетчик 10 циклов, RS-триггер, D-триггер, IK-триггер, счетчик 17 тактов обнулены, второй регистр 2 адреса, регистр

5 количества адресов, второй регистр

8кода, регистр 11 циклов, регистры 18, 23 и 24 тактов находятся в произвольном состоянии, определяемом задачей отладки пользователя устройства.

Для внесения определенной неисправности или цепочки неисправностей в нужном цикле или после выполнения нужного числа команд с. определенным адресом, через нужное число тактов и с заданными интервалами между моментами внесения неисправностей устанавливаются начальные условия: во втором регистре 2 адреса - адрес команды, в регистре 5 количества адресов - количество повторений адресов, в регистре 7 кодов - кодовое слово, в регистре 11 циклов - количество повторений кодового слова, в регистре 18 тактов число тактов задержки до внесения первой неисправности от момента появления нужного цикла или числа повторений адресов, в регистре 23 тактов - число тактов задержки от момента внесения первой неисправности до момента внесения второй неисправности, в регистре 24 тактов - число тактов

0

5

0

5

0

5

0

5

0

5

между второй и третьей неисправностями, в блок 27 переключателей заносится порядок выдачи типов неисправ- ностей0

Начальные условия задаются ручными переключателями перед началом работы. При выполнении программы в определенные моменты времени в первый регистр 1 адреса записывается адрес, равный адресу, записанному во второй регистр 2 адреса, на выходе блока 3 сравнения адреса появляется сигнал сравнения, который поступает на счетчик 4 адреса Последний начинает считать адреса команд ЦВМ, сравнившиеся с заданным в начальных условиях. В случае равенства количества адресов в счетчике 4 адреса и в регистре 5 количества адресов схема 6 сравнения выдает сигнал в схему ИЛИ 13 и момент выработки условия по количеству исполненных заданных адресов фик- сируется RS-триггером 14, т.е„ последний переходит в состояние 1 и на его прямом выходе появляется уровень, равный „

Сигнал 1 поступает на первый вход элемента И 15, на второй вход которого поступает сигнал 1 с инверсного выхода D-триггера и выход с элемента И 15 разрешает счет счетчику тактов„ Сигнал 1 с прямого выхода RS-триггера 14 поступает на разрешающий вход блока 19 сравнения тактов и разрешает сравнение содержимого счетчика 17 тактов с содержимым (заданным начальным условие.м) первого регистра 18 тактов При нулевом содержимом регистра 18 тактов счетчик 17 тактов считает импульсы FT, поступающие на его счетный вход с выхода тактового генератора, и при совпадении содержимого счетчика 17 тактов и содержимого регистра 18 тактов сигнал с выхода блока 19 сравнения тактов поступает на вход элемента И 20, другой выход которой открыт высоким уровнем сигнала с инверсного выхода IK-триггера 22. Сигнал высокого уровня с выхода элемента И 20 поступает на D-вход D-триггера 21 и с появлением первого положительного перепада тактового импульса FT, поступающего на синхронизирующий вход, ORHOT акт1- ный D-триггер 21 переключается в единичное состояние Сигнал высокого уровня с выхода D-триггера 21 поступает на I-вход двухтактного JK-тригге51536

pa 22, который переключается в еди- ничное состояние при появлении ближайшего отрицательного перепада тактового импульса FT, поступающего на его синхронизирующий вход0

Инверсный- выход IK-триггера низким уровнем снимает через элемент И 20 высокий уровень с D-входа D-триггера 21„ Таким образом, на пря- мом выходе D-триггера 21 формируется импульс высокого уровня длительностью в один такт, с помощью которого через элемент ИЛИ 16 обнуляется счетчик 17 тактов, а импульсом с инверсно го выхода D-гТриггера 21 на время обнуления запрещается через элемент. И 15 счет импульсов счетчиком 17 тактов. Единичный выход Ж-триггера 22 разрешает работу блокам 25 и 26 сравнения тактов Задержка в 1/2 такта переключения в единичное состояние 1К-триггера 22 относительно D- триггера исключает ложное срабатывание блоков 25 и 26 сравнения тактов во время переходных процессов при обнулении счетчика 17 тактов импульсом с D-триггера 21„ Единичный выход IK-триггера поступает на вход блока 33, на выходе которого появляется

комбинация сигналов, определяющая типы неисправностей, которые будут выработаны в данном пуске программы. Сигнал, с первого выхода блока 33 поступает на вход второго элемента И 28, с второго выхода - на вход первого элемента И 29, с третьего выхода - на вход блока 27„ С помощью блока 27 определяется последовательность во времени внесения неисправностей При- мер выполнения блока 27 приведен на , а на фиг„4 - вариант построения схемы блока 33„ В качестве коммутирующих элементов возможно использование ручных переключателей.

В примере, приведенном на фиг„3 и 4, блок 33 задает все три типа неисправностей, блок 27 задает порядок выдачи сигналов неисправности в порядке, показанном на фиг.2, причем формирователь 31 неисправности вырабатывает Короткое замыкание, формирователь 32 - Обрыв, формирователь 30 - одиночный импульс.

На фиГо2 приведена временная диаг- рамма выработки цепочки неисправностей после повторения некоторого заданного количества адресов с задержкой первой неисправности относитель

Q 0 0

о

0

е

5

но срабатывания блока 6 сравнения адресов на 5 тактов, второй относи-V тельно первой и третьей относительно второй на число тактов, занесенное в блоки 23 и 24 регистров тактов, т,е. после отсчета первого интервала времени до выдачи первой неисправности счетчик 17 тактов обнуляется и начинает отсчет тактов до выдачи второй и третьей неисправностей. Моменты выдачи сигнапов неисправности определяют импульсы, возникающие на входе блоков 25 и 26 сравнения тактов тог- даг, когда содержимое счетчика 17 тактов сравняется со значением числа тактов, заданным в регистрах 23 и 24 тактов.

Счетчик 17 в предлагаемом устройстве за один пуск программы используется дважды. /После выдачи последнего сигнала неисправности внешним сигналом Установка 0 устройство переводится в исходное состояние (традиционные цепи установки ,на фиг.1 не показаны) и подготавливается к очередному заданию неисправности.

Для блоков сравнения предлагается использование схем типа поразрядных сумматоров по модулю два, причем выходы сумматора объединены схемой И. В качестве формирователя неисправностей типа КЗ и Обрыв предлагается использовать электронные коммутаторы, у которых в двух противоположных состояниях выходное сопротивление меняется технически от нулевого до бесконечно большогоо

В качестве формирователя импульса может быть использована любая схема типа задержанного мультивибратора, нормализатора импульсов и т.п.

Введение в устройство для имитации неисправностей RS-триггера 14, D-триггера 2.1, IK-триггера 22, блока 27, блоков 19, 25 и 26 сравнения тактов, регистров 18, 23 и 24 тактов, элементов ИЛИ 13 и 16, элементов И , 15 и 20 обеспечивает сокращение времени комплексной отладки программ э а счет возможности вносить разные типы неисправностей в произвольном порядке в регулируемые с точностью до такта произвольные моменты времени, что позволяет повысить качест- во отработки диагностических средств ЦВМ;

Формула изобретения

Устройство для имитации неисправностей, содержащее два регистра адре- , блок сравнения адресов, регистр количества адресов, счетчик адресов, блок сравнения количества адресов, регистра кода, блок сравнения К()дов, счетчик циклов, регистр цик- , блок сравнения циклов, два эле- i-фнта И, два формирователя сигналов неисправностей, формирователь им- пульсов, выход которого является первым информационным выходом устройст- вй, первьй блок переключателей, пер- элемент ИЛИ и счетчик тактов, пЬичем группа входов первого регистра адреса является группой адресных вводов устройства, группы выходов

первого и второго регистров адреса соединены соответственно с первой и второй группами входов блока сравнения адресов, группа входов первого регистра кфда является группой ин- формационных входов устройства, группу выходов первого и второго регистров кода соединены соответственно q первой и второй группами входов блока сравнения кода, выход которого цоединен со счетным входом счетчика Циклов, группа выходов которого сое- .фшена с первой группой входов блока равнения циклов, вторая группа входов которого соединена с группой вы- ходов регистра циклов, выход блока Сравнения адреса соединен со счетным Входом счетчика адресов., группа выходов которого соединена с первой группой входов блока сравнения количест- а адресов, вторая группа входов которого соединена с группой выходов регистра количества адресов, первый и Шторой выходы первого блока переключателей соединены соответственно с первыми входами первого и второго элементов И, выход первого элемента И г соединен с входом первого формирователя сигнала неисправности, выход которого является вторым информационным выходом устройства, выход второго элемента И соединен с входом второго формирователя сигнала неисправности выход которого является третьим информационным выходом.устройства, о т- личающееся тем, что, с . целью расширения функциональных возможностей за счет снятия ограничений при задании моментов времени внесения

неисправностей, последовательности внесения типа неисправности и интервалов времени между ними, оно содержит второй элемент ИЛИ, RS-триггер, ТК-триггер, D-триггер, третий и четвертый элементы И, три блока сравнения числа тактов, второй блок переключателей, три регистра числа тактов, причем выход блока сравнения количества адресов соединен с лервым входом первого элемента ИЛИ, выход блока сравнения циклов соединен с вторым входом первого элемента ИЛИ, выход которого соединен с S-входом RS-триг гера, прямой выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с инверсным выходом D-триггера5 прямой выход которого соединен с I- входом IK-триггера, синхронизирующий вход которого, счетный вход счетчика тактов и синхронизирующий вход D- триггера соединены с тактовым входом устройства, разрешающий вход счетчика тактов соединен с выходом третьего элемента И, а обнуляющий вход - с выходом второго элемента ИЛИ, первый вход которого соединен с прямым выходом D-триггера., второй вход второго элемента ИЛИ, R-вход RS-триггера, К-вход IK-триггера соединены с входом установки в О устройства, D-вход D-триггера соединен с выходом четвертого элемента И, первый вход которого соединен с выходом первого блока сравнения тактов„ первая группа входов которого соединена с группой выходов первого регистра числа тактов, а вторая группа входов, первые группы входов второго и третьего блоков сравнения числа тактов соединены с группой выходов счетчика тактов, вторые группы входов второго и третьего блоков сравнения числа тактов соединены с группами выходов второго и третьего регистров числа тактов соответственно, разрешающие входы второго и третьего блоков сравнения числа тактов и вход первого блока переключателей соединены с прямым выходом IK-триггера, третий выход первого блока переключателей соединен с первым входом второго блока переключателей, второй и третий входы которого соединены с выходами второго и треть его блоков сравнения числа тактов со ответственно, первый выход второго блока переключателей соединен с вторым входом второго элемента И, второй выход - с вторым входом первого элемента И, а третий выход - с входом формирователя импульсов, разрешающий вход первого блока сравнения тактов

соединен с прямым выходом RS-тригге- ра, второй вход четвертого элемента И соединен с инверсным выходом IK- триггера.

Изобретение относится к цифровой вычислительной технике и может быть использовано при отработке диагностических средств ЦВМ. Цель изобретения - расширение функциональных возможностей устройства за счет внесения разных типов неисправностей в произвольном порядке в регулируемые с точностью до такта произвольные моменты времени. Введение в устройство для имитации неисправностей, содержащее регистры, схемы сравнения, счетчик, формирователи сигналов неисправности RS-триггера, JK-триггера, D-триггера, блока переключателей, схем И и ИЛИ, регистров и схем сравнения тактов со связями обеспечивает произвольный регулируемый порядок подачи выдачи сигналов неисправности разных типов с регулируемыми с точностью до такта моментами выдачи указанных сигналов. 4 ил.

Уст. ЗГ

Тахты

пппппгпппппппппппп-пппп-пппг

Дрямои Выход Ц - триггере/

ПрямоИ выход 3ti-триггера

ВыхооЗ 5/7 о на 3

RJL

Лрямой Bbtxoff RS-триггера

Выход блона /3

8woffHff3u.

$ыход„ импульс

Выход ti Оёрыв

дыход6л25ВыходJw. 76

п

П

п

Фиг. 2

Фю.З

38

На§лок№

К

59

На §лок 18

57

На бык Н

..J