Цифроаналоговый преобразователь Советский патент 1990 года по МПК H03M1/66 

Изобретение относится к вычислиельной и цифровой измерительной тех- нике и может быть использовано для реобразования цифровых величин в с аналоговые.

Цель изобретения - повышение точости преобразования в широком диапаоне рабочих температур.

На фиг.1 приведена функциональная ю хема цифроаналогового преобразователя; на фиг.2 - функциональная схема блока прогноза контроля; на фиг.З - функциональная схема блока.управления.

Цифроаналоговый преобразователь 15 (фиг.1) содержит входную шину 1 преобразуемого кода, первый сумматор 2, первый регистр 3, цифроаналоговый пре- Ьбразователь 4 на основе избыточного Измерительного кода, первый 5 и вто- 20 Јюй 6 блоки постоянной памяти, второй Ьумматор 7, третий блок 8 постоянной Памяти, второй 9 и третий 10 регистр, аналого-цифровой преобразователь (АЦП) 11, аналоговый коммутатор 12, 25 датчик 13 температуры, блок 14 управления, блок 15 прогноза контроля, - элемент ИЛИ 16, выходную шину 17 и входную шину Запуск 18.

Блок 15 прогноза контроля (фиг. 2) со-30 держит устройство 19 выборки-хране- Ния и компаратор 20.

Блок 14 управления (фиг.З) содер- |ясит генератор 21 тактовых импульсов, регистр 22, дешифратор 23, первый 24, 35 второй 25 и третий 26 элементы И, элемент 27 запрета, первый 28 - пятый 32 элементы ИЛИ.

Использование преобразователя избыточного измерительного кода исклю- до чает разрывы выходной характеристики цифроаналогового преобразователя в случае, если веса разрядов имеют определенные отклонения от требуемых значений. К достижению цели приводит 45 измерение реальных весов разрядов цифроаналогового преобразователя при различных температурах, запись кодовых эквивалентов измеренных значений в блоки 5,6 и 8 постоянной памяти на п стадии изготовления устройства и коррекция входного кода в процессе пре- образования.

Цифроаналоговый преобразователь работает в двух режимах: режим контг роля, и режим преобразования двоичного кода в аналоговую величину.

Необходимость режима контроля определяется из условия:

,-55

Y

1 , Mt°C I ft О, |лс°С1 /V

с

ю

15 20 25 30

35

до 45 п55

где Y - выходной сигнал блока 15 прогноза контроля, причем - соответствует режиму контроля, - соответствует режиму преобразования;

/3t°C - измерение температуры с момента предыдущего измерения;

eft - максимальное допустимое изменение температуры, при котором цифроаналоговый преобразователь работает с заданной точностью. В режиме контроля определяется значение погрешности смещения выходной характеристики устройства и производится выбор рабочих областей памяти блоков 5,6 и 8 в соответствии с сигналом датчика 13 температуры.

В режиме контроля преобразователь работает следующим образом.

По команде блока 14 вход преобразователя 11 через аналоговый коммутатор 12 подключается к датчику 13 температуры.

Выходной аналоговый сигнал датчика 13 преобразуется АЦП 11 в двоичный код, который по коменде блока 14 записывается в регистр 9. Содержимое регистра 9 определяет значения старших разрядов адреса блоков 5, 6 и 8 постоянной памяти. Выходной аналоговый сигнал датчика 13 запоминается в блоке 15 прогноза контроля. Затем по сигналам блока 14 управления аналоговый вход АЦП 14 через аналоговый коммутатор 12 подключается к выходу цифроаналогового преобразователя 4 на ос- основе избыточного измерительного кода (ИИК), и регистр 3 обнуляется. Нулевая кодовая комбинация с выхода регистра 3 через преобразователь кода, который построен на блоках 2, 5, 6 и 8 и элементе ИЛИ 16 поступает на вход цифроаналогового преобразователя 4 на основе ИИК. Полученная на выходной шине 17 аналоговая величина преобразуется АЦП 11 в цифровой двоичный эквивалент. Результат преобразования предсталяет собой двоичный код погрешности смещения нуля, который по сигналу блока 14 записывается в регистр 10. На этом процесс контроля погрешности смещения нуля выходной

характеристики цифроаналогового преобразователя на основе ПИК заканчивается.

В режиме преобразования п-разрядг- ный двоичный.код преобразуется в аналоговый сигнал. В данном режиме уст-, ройство работает следующим образом.

Преобразуемая двоичная кодовая комчены к соответствующим выходам второго блока постоянной памяти, выходы подключены к соответствующим первым адресным входам третьего блока постоянной памяти, выходы младших разрядов которого подключены к соответствующим входам группы младших разрядов цифро- аналогового преобразователя на основе

Изобретение относится к вычислительной и цифровой измерительной технике и может быть использовано для преобразования цифровых величин в аналоговые. Цель - повышение точности преобразования. Цифроаналоговый преобразователь содержит входную шину 1, первый сумматор 2, первый регистр 3, цифроаналоговый преобразователь 4 на основе избыточного измерительного кода, первый и второй блоки 5, 6 постоянной памяти, второй сумматор 7, третий блок 8 постоянной памяти, второй и третий регистры 9, 10, аналого-цифровой преобразователь 11, аналоговый коммутатор 12, датчик 13 температуры, блок 14 управления, блок 15 контроля прогноза, элемент ИЛИ 16, выходную шину 17, входную шину "Запуск" 18. Повышение точности преобразования обеспечивается за счет повышения температурной стабильности устройства и компенсации аддитивной погрешности преобразования. 2 з.п. ф-лы, 3 ил.

бинация поступает на вход второго сум- чоизбыточного измерительного кода, выход

матора 7, где она суммируется с со-старшего разряда подключен к первому

держимым регистра 10. По сигналу бло-входу элемента ИЛИ, второй вход котока 14 управления результирующая кодо-рого подключен к выходу младшего развая комбинация Ках записывается в ре-ряда первого блока постоянной памяти,

гистр 3, с выхода которого она посту- 15выход подключен к входу младшего разпает на вход преобразователя кода. Старшие с n-го по (п-т+1)-й разряды входного кода Kg с помощью блока 5 преобразуются в старшие с по ()-й разряды рабочего кода К p4F.

Те же старшие с n-го по (п-т+1)-й разряды кода К 8Х с помощью блока 6 преобразуются в двоичный код разности весов единичных разрядов групп входного К8Х и рабочего К paS кодов. Код с выхода блока 6 с помощью первого сумматора 2 суммируется с группой младших разрядов (n-m) кода К6Х и

20

ряда в группе старших разрядов цифро- аналогового преобразователя на основе избыточного измерительного кода, выход которого является выходной шиной, входы старших разрядов в группе старших разрядов подключены к соответствующим выходам старших разрядов первого блока постоянной памяти, первые адресные входы которого объедине- 25 ны с соответствующими первыми адресными входами второго блока постоянной памяти и подключены к соответствующим выходам старших разрядов первого регистра, отличающий - с я тем, что, с целью повышения точности преобразования в широком диапазоне рабочих температур, введены . второй сумматор, второй и третий регистры, датчик температуры, аналого30

поступает на вход блока 8, с помощью которого формируются младшие () разряды кода К рс,Јг. ()-й разряд кода Краб- определяется при помощи элемента ИЛИ 16 в результате логического сложения младшего разряда кода с выхо-gg вый коммутатор, аналого-цифровой преда блока 5 и старшего ( )-го образователь, блок прогноза контро- разряда кода с выхода блока 8. Код с ля, блок управления, первый вход ко- выходов блоков 5, 8 и 16 поступает на . торого является шиной Запуск, пер- вход цифроаналогового преобразователя вый выход подключен к управляющему 4 на основе ИИК, в результате чего на 40 входу блока прогноза контроля, инфор- входной шине 17 устройства появляется мационный вход которого объединен с

первым информационным входом аналогового коммутатора и подключен к выходу датчика температуры, выход подключен

аналоговая величина,соответствующая входному двоичному коду Kgx.

Повышение точности преобразования

обеспечивается за счет коррекции ад- 45 K второму входу блока управления, дитивной погрешности и погрешности второй выход которого подключен к весов цифроаналогового преобразовате- входу записи второго регистра, выхо- ля на основе избыточного измерительного кода в широком диапазоне рабочих температур.

Формула изобретения

ды которого подключены к.соответствующим вторым адресным входам перво- 50 г° второго и третьего блоков постоянной памяти, информационные входы объединены с соответствующими информационными входами третьего регист1. Цифроаналоговый преобразователь, ра и подключены к соответствующим содержащий первый блок постоянной па- 55 цифровым выходам аналого-цифрового мяти, первый регистр, выходы младших преобразователя, выход окончания пре- разрядов которого подключены к соот- , образования которого подключен к ветствующим первым входам первого сум- третьему входу блока управления, ана- матора, вторые входы которого подклю- лотовый вход подключен к выходу ана

ряда в группе старших разрядов цифро- аналогового преобразователя на основе избыточного измерительного кода, выход которого является выходной шиной, входы старших разрядов в группе старших разрядов подключены к соответствующим выходам старших разрядов первого блока постоянной памяти, первые адресные входы которого объедине- ны с соответствующими первыми адресными входами второго блока постоянной памяти и подключены к соответствующим выходам старших разрядов первого регистра, отличающий - с я тем, что, с целью повышения точности преобразования в широком диапазоне рабочих температур, введены . второй сумматор, второй и третий регистры, датчик температуры, аналого

вый коммутатор, аналого-цифровой преобразователь, блок прогноза контро- ля, блок управления, первый вход ко- торого является шиной Запуск, пер- вый выход подключен к управляющему входу блока прогноза контроля, инфор- мационный вход которого объединен с

рогового коммутатора, второй информационный вход которого подключен к Выходу цифроаналогового преобразователя на основе избыточного измерительного кода, управляющий вход подключен к третьему выходу блока управления, четвертый выход которого подключен к входу запуска аналого-цифрового преобразователя, пятый выход Подключен к входу обнуления первого регистра, шестой выход подключен к фходу записи первого регистра, седь- 1)юй выход подключен к входу записи Третьего регистра, выходы которого Подключены к соответствующим первым ходам второго сумматора, выходы ко- jroporo подключены к соответствующим Информационным входам первого регистра, вторые входы являются входной ши- йой преобразуемого кода.

по четвертый подключены к соответству ющим входам дешифратора, первый выход которого подключен к прямому входу элемента запрета и первому входу первого элемента И, второй вход которого

Q $ 0

5 о

. .,

5

объединен с инверсным входом элемента запрета и является вторым входом блока, выход подключен к первому входу первого элемента ИЛИ, выход которого подключен к первому информационному входу регистра, второй вход объединен с первыми входами второго и третьего элементов ИЛИ и подключен к выходу второго элемента И, первый вход которого объединен с первым входом третьего элемента И и является третьим входом блока, второй вход объединен с первым входом пятого элемента ИЛИ и подключен к седьмому выходу дешифратора, второй выход которого подключен к первому входу четвертого элемента ИЛИ, третьему входу первого элемента ИЛИ и второму входу второго элемента ИЛИ, выход которого подключен к второму информационному входу регистра, третий вход подключен к выходу элемента запрета, четвертый вход объединен с вторым входом третьего элемента ИЛИ, вторым входом четвертого элемента ИЛИ, является пятым выходом блока и подключен к шестому выходу дешифратора, третий выход которого является шестым выходом блока, четвертый выход подключен к второму входу пятого элемента ИЛИ и к второму входу третьего элемента И, выход которого подключен к третьему входу третьего элемента ИЛИ, выход которого подключен к третьему информационному входу регистра, четвертый вход объединен с четвертым входом первого элемента ИЛИ, является вторым выходом блока и подключен к пятому выходу дешифратора, восьмой выход которого является седьмым выходом блока и подключен к четвертому информаг цконному входу регистра, девятый выход дешифратора является первым выходом блока и подключен к пятому входу второго элемента ИЛИ, при этом выходы четвертого и пятого элементов ИЛИ являются соответственно третьим и четвертым выходами блока.

Фиг. 2

Фм