Способ аналого-цифрового преобразования и устройство для его осуществления Советский патент 1990 года по МПК H03M1/10 

Изобретение относится к информационно-измерительной и вычислительно технике, может быть ивпользовано для прецизионного преобразования ана- логЭвых сигналов в код и является усовершенствованием изобретения по авт.св. № 1305848.

Цель изобретения - повышение точности преобразования.

На фиг.1 представлена структурная схема устройства аналого-цифрового преобразования; на фиг.2 - конструкция блока компараторов; на фиг.З - временные диаграммы, поясняющие работу устройства.

Преобразователь содержит амплитудный дискретизатор 1, ключ 2, последовательно соединенные первый амплитудный анализатор 3, первую группу элементов И 4, цифроаналоговый преобразователь 5, аналоговый сумматор 6, второй амплитудный анализатор 7, регистр 8 с инверсией кода, вторую группу элементов И 9, цифроаналого-- вый преобразователь 10, линию 11 задержки, блок 12 компараторов, третью группу элементов И 13, реверсивный счетчик 14 и цифроаналоговый преобразователь 15. Структурная схема блока компараторов показана на фиг.2,

сд

Јь 00 00 Ј

сл

гм

где компаратор 16 сравнивает выходное напряжение аналогового сумматора с верхней границей диапазона амплитудного анализатора 7, а компаратор 17 - с нижней границей диапазона.

Аналого-цифровой преобразователь работает следующим образом.

До момента стробирования амплитудного дискретизатора ключ 2 находится в открытом состоянии и пропускает задержанный на время Ј преобразуемый входной сигнал на вход аналогового сумматора (график 8), группы элементов И 4«и 9 закрыты (графики 6 и 7), в результате выходные напряжения цифроаналоговых преобразователей 5 и 10 близки к нулю«(графики 10 и 13), кодовая комбинация на выходе реверсивного счетчика 14 установлена предшествующими периодами преобразования, а цифроаналоговый преобразо- 1ватель 15 в этом случае выдает некоторое компенсирующее напряжение (график 13). С приходом стробирующего импульса в момент времени t0 (график 1) производится выборка мгновенного значения преобразуемого сигнала. На выходе аналогового сумматора (график 11) появляется напряжение ошибки, величина которого зависит от выходного напряжения амплитудного дискретизатора, аддитивного смещения цифро- аналоговых преобразователей 5 и 10, «компенсирующего напряжения цифроана- лотового преобразователя 15, преобразуемого входного сигнала, задержанного на время Ј , собственно аддитивного смещения аналогового, кроме того при цифровом преобразовании на- пряжения аналогового сумматора на результат кодирования влияет и собственное аддитивное смещение амплитудного анализатора 7. Иными словами в каждом периоде преобразования вы- деляется суммарная ошибка, которую привносят все узлы преобразователя, участвующие в измерении младших разрядов. В момент времени tf производится стробирование амплитудных анализаторов 3 и 7, после чего ключ 2 закрывается.

По окончании кодирования старших разрядов входного сигнала и сигнала систематических ошибок преобразователя в момент времени стробируется регистр 8, запоминающий код ошибок, а также открываются группы элементов И 4 и 9. На этом этапе производится

Q 0

5

формирование аналогового эквивалента старших разрядов входного напряжения и сигнала ошибок преобразователя, соответственно цифроаналоговыми преобразователями 5 и 10.Таким образом, аналоговое напряжение младших разрядов формируется из расностного напряжения между заполненным значением входного сигнала, аналогового эквивалента старших разрядов и аналогового эквивалента систематических ошибок. В момент времени tg, повторно, в течение периода преобразования осуществляется стробирование амплитудного анализатора 7, который в этом случае кодирует уже младшие разряды преобразуемого напряжения. Сразу же после стробирования блока 7 ключ 2 открывается, а группы элементов И 4 и 9 закрываются. По окончании динамических процессов в цифро- аналоговых преобразователях 5 и 10 и ключе 2 устройство готово к следующему периоду кодирования входной величины.

I

Рассмотрим теперь случай, когда

сигнал ошибки к моменту его цифрового кодирования окажется за пределами диапазона амплитудного анализатора 7 (на фиг.З, период преобразования Г|). В момент времени t5, когда производится стробирование амплитудных анализаторов, этот стробирующий импульс через открытый вентиль группы элементов И 13 поступает на один из выходов реверсивного счетчика 14. Выбор входа счетчика зависит от того, какой граничный уровень диапазона амплитудного анализатора 7 был превышен. В данном случае превышен верхний уровень преобразователя и поэтому срабатывает компаратор, открывающий вентиль, пропускающий стробирующий импульс на суммирующий вход счетчика. В результате эквивалентное коду счетчика 14 напряжение цифро- аналогового преобразователя 15 увеличивается на один квант, что в свою очередь вызывает пропорциональное уменьшение выходного напряжения аналогового сумматора. Итеративный цикл компенсации ошибки продолжается до тех пор, пока сигнал ошибки не окажется в диапазоне кодирования амплитудного анализатора 7. В рассмотренном случае для компенсации было достаточно одного цикла.

Линия 1I задержки в устройстве необходима для компенсации в сигнале ошибки преобразователя, составленной от приращения входного преобразуемого напряжения за время между моментами стробирования амплитудного дискре тизатора и амплитудного анализатора 7. Степень соответствия задержки временному отрезку между стробирую- щими импульсами сказывается лишь на величине сигнала ошибки которая измеряется амплитудным анализатором 7. На точность преобразования входного напряжения величина задержки влияния не оказывает. К факторам, ограничивающим точность преобразования, можно отнести частотно-фазовые искажения, вносимые линией задержки при формировании сигнала ошибки. Статическая точность цифроаналогово- го преобразователя 15 также не влияет на точность преобразования входной величины, так как блок компенсации работает в следящем режиме, а сам цифроаналоговый преобразователь 15 находится в цепи итеративной обратной связи. Дополнительная погрешность от этого преобразователя вызывается лишь его собственными шумами, которые складываются с аналоговым сигналом младших разрядов. Величина кванта преобразователя 15 должна иметь такое значение, чтобы вызывать смещение выходного напряжения сумматора приблизительно на половину шкалы амплитудного анализатора 7. В этом случае наиболее полно используется диапазон последнего при измерении оставшейся части сигнала ошибки. Если время одного цикла итерации не превышает времени кодирования входной величины, на компенсацию систематической составляющей сигнала ошибки затрачивается минимальное время, т.е. цикл итерации должен укладываться в период преобразования.

Технико-экономический эффект возникает за счет снижения требований к точности цифроаналоговых преобразователей, аналогового сумматора и амплитудного дискретизатора, которые допускают значительные аддитивные смещения как во времени, так и от температуры, а также за счет уменьшения затрат на настройку и эксплуатацию преобразователя благодаря компенсаци систематической составляющей сигнала

10

15

20

5488456

ошибки в процессе кодирования входной величины.

Формула изобретения 1.Способ аналого-цифрового преобразования по авт.св. № 1305848, отличающийся тем, что, с целью повышения точности преобразования, в нем одновременно с преобразованием в код старших разрядов преоб- разуемого напряжения сравнивают напряжение разности между запомненным и текущим значениями преобразуемого напряжения с границами диапазона преобразования, формируют соответствующий код, преобразуют последний в компенсирующее напряжение, которое вычитают из напряжения разности между запомненным и текущим значениями преобразуемого напряжения в каждом периоде преобразования, а преобразуемое напряжение перед преобразованием в код старших разрядов задерживают. 2.Устройство аналого-цифрового

25 преобразования по авт.св. И 1305848, отличающееся тем, что в него введены блок компараторов, третья группа элементов И, реверсивный счетчик, третий цифроаналоговый преобразователь, линия задержки, включенная в разрыв связи входной шины с информационным входом первого амплитудного анализатора, вход блока компараторов соединен с выходом аналогового сумматора, а выходы подключены к соответствующим первым входам элементов И третьей группы, вторые входы которых являются первой управляющей шиной, а выходы соединены соответственно с входами суммирования и вычитания реверсивного счетчика, выход которого через третий цифроаналоговый преобразователь подключен к пятому входу аналогового сумматора.

3.Устройство по п.2, отличающееся тем, что блок компараторов выполнен на двух компараторах, неинвертирующий вход первого

5Q из которых и инвертирующий вход второго объединены и являются входом блока, инвертирующий вход первого компаратора и неинвертирующий вход второго являются соответственно пгина30

35

40

45

ми верхнего и нижнего граничных напряжений диапазона преобразования второго амплитудного анализатора, а выходы компараторов являются выходами блока.

l w$

mg

Изобретение относится к информационно-измерительной технике, может быть использовано для высокопроизводительного, прецизионного аналого-цифрового преобразования аналоговых сигналов и является усовершенствованием изобретения по а.с. N 1305848. Цель изобретения - повышение точности преобразования. Цель достигается дополнением устройства, реализующего алгоритм преобразования с выделением и уравновешиванием сигнала, пропорционального значению ошибки для каждого периода преобразования, узлом компенсации систематических составляющих сигнала ошибки. Функция узла - поддержание остаточного значения сигнала ошибки в диапазоне его точного измерения. Узел состоит из линии задержки, которая компенсирует динамическую составляющую в сигнале ошибки, последовательно соединенных блока компараторов, элементов И, реверсивного счетчика и цифроаналогового преобразователя, образующих блок компенсации статической составляющей сигнала ошибки. 2 з.п. ф-лы, 3 ил.

SV88WI

Jtft-T)