Устройство для контроля постоянной памяти Советский патент 1990 года по МПК G11C29/00 

Изобретение относится к вычислительной технике и предназначено для использования в составе стендов проверки постоянных запоминающих устройств.

Цель изобретения - повышение достоверности контроля и расширение области применения устройства за счет Обеспечения обхода ячеек памяти с Несанкционированным доступом в процессе контроля.

На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит генератор 1 Импульсов, блок 2 местного управления, состоящий из триггера 3 пуска первого элемента И 4, первого элемента ИЛИ 5, вход 6 запуска, вход 7 останова, распределитель 8 импульсов, второй элемент ИЛИ 9 и счетчик 0 адресов.

Устройство подключается к контролируемому блоку 11 памяти. Устрой- (1тво также содержит блок 12 контроля модулю два, блок 13 сравнения, 14 конечного адреса, второй элемент И 15, элемент НЕ 16, одноразрядный блок 17 памяти, информационный вход 18, управляющий вход 19, актовый вход 20 и регистры, 21-24, коммутатор 25, блок 26 с/мматоров ijio модулю два, третий 27 и четвертый 28 элементы И, третий 29 и чет- лертый 30 элементы ИЛИ„ вход 31 Код коррекции и выход 32 Ошибка.

Устройство работает следующим образом.

Предварительно в блок 17 записывают исходную информацию, т.е. по адресам блока памяти, которые необходимо обойти счетчику 10 адреса (например, слова по этим адресам не прошиты), с входа 18 по сигналам входа 19 записываются единицы. В регистр 22 записывается код коррекции контрольной суммы, который представляет собой дополнительный код к числу, полученному в результате поразрядного сложения по модулю два слов, которые не опрашиваются в соответствии с информацией, записанной в блоке 17 одноразрядной памяти. Счетчик 10 и регистры 21-24 в исходном состоянии содержат код 000...00 (цепи установки кода на чертеже не показаны). Коммутатор 25 в исходном положении пропускает сигналы с выхода регистра 21 на вхол блока 26.

По окончании записи исходной информации устройство готово к работе.

Сигнал с входа 6 разрешает подачу импульсов с генератора 1 через блок 2 на распределитель 8 импульсов. Распределитель 8 импульсов опрашивает контролируемый блок 11 памяти. В последней ячейке памяти блока 11 записан дополнительный код суммы по модулю два всех чисел, хранящихся в предыдущих ячейках памяти.

0

5

0

5

Информация, считанная по адресу, сформированному на счетчике 10 адреса, поступает через регистр 21 в блок 12 контроля по модулю. Результат контроля поступает на один из входов элемента И 15, на другой вход которого поступает информация с блока 17. В том случае, если в блоке 1 7 по этому адресу записан ноль, то сигнал с блока 17 через элемент НЕ 16 пропускает результат контроля с блока 12 контроля по модулю. При этом, сигнал неисправности, выработанный блоком 12 контроля по модулю, пропускается на вход триггера 3 и устройство останавливается по неисправности на выбранном адресе. Если же в блоке памяти 17 по данному адресу записана единица, то сигнал неисправности блокируется, следовательно, адрес будет обойден. Содержимое регистра 21 суммируется с содержимым ,

регистру 24, на котором хранится сумма всех предыдущих слов контролируемого блока постоянной памяти. В том случае, если в блоке 17 одноразрядной памяти по данному адресу хранится ноль, то сигнал с распределителя 8 импульсов через элемент И 27 производит запись суммы в регистр 23, и следующий за ним через элемент И 28 сигнал распределителя 8 переза- 5 писывает сумму в регистр 24. Если же в блоке 17 одноразрядной памяти по данному адресу записана единица, она через элементы НЕ 16, а также элементы И 27 и 28 блокирует сигналы записи на регистры 23 и 24, содержимое которых не меняется. Следующим сигналом распределителя 8 импульсов увеличивается на единицу содержимое счетчика 10 адреса. По достижении конечного адреса содержимое счетчика 10 адреса совпадает с кодом на входе 14, блок 13 сравнения переключает коммутатор 25, происходит суммирование сформированной в регистре

0

0

5

5

24 суммы с кодом коррекции контрольной суммы и сигнал с блока 13 через элемент ИЛИ 29 записывает сформированный таким образом код в регистр 23

В том случае, если в контролируемом блоке имеются кратные ошибки, невыявленные пословным контролем, например по модулю два, результирующий код в регистре 23 будет отличаться от кода 00...О, и на выходе элемента .ИЛИ 30, т.е. на выходе 32 устройства будет сигнал единичного уровня. Если же ошибки в блоке 11 отсутствуют, результирующий код в регистре 23 имеет вид 00...О, и на выходе 32 устройства будет сигнал ну- .левого уровня.

Формула изобретения

Устройство для контроля постоянной памяти по авт. св. N° 1341683, отличающееся тем, что, с целью повышения достоверности контроля и расширения области применения устройства за счет обеспечения обхода ячеек памяти с несанкционированным доступом в процессе контроля, в него введены коммутатор, блок сумматоров по модулю два, второй и третий регистры, третий и четвертый

5886

элементы И, третий и четвертый элементы ИЛИ, причем выход блока сравнения соединен с управляющим входом коммутатора и первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, выход элемента НЕ подключен к первым входам третьего и четвертого элементов И, вторые входы которых соединены соответственно с шестым и седьмым выходами распреелителя импульсов, выходы третьего элемента ИЛИ и четвертого элемента И подключены соответственно к управляющим входам второго и третьего регистров, выход первого регистра соединен с первым информационным входом коммутатора, второй информационный вход которого является входом Код коррекции устройства, выход коммутатора соединен с первым входом блока сумматоров по модулю два, второй вход которого подключен к выходу третьего регистра, выход блока сумматоров по модулю два соединен с информационным входом второго регистра, выходы второго регистра соединены поразрядно с информационными входами третьего регистра и входами четвертого элемента ИЛИ, выход которого является выходом Ошибка устройства.

Изобретение относится к вычислительной технике, предназначено для использования в составе стендов проверки блоков постоянной памяти и является усовершенствованием устройства по авт. св. N 1341683. Цель изобретения - повышение достоверности контроля и расширение области применения устройства за счет обеспечения обхода ячеек памяти с несанкционированным доступом в процессе контроля. Устройство содержит генератор 1 импульсов, блок 2 местного управления, распределитель 8 импульсов, элементы ИЛИ 9, 29 И 30, счетчик 10 адресов, блок 12 контроля по модулю, блок 13 сравнения, элементы И 15, 27 и 28, элемент НЕ 16, одноразрядный блок 17 памяти, регистры 21 - 24, коммутатор 25, блок 26 сумматоров по модулю два. Пословный контроль памяти дополнен контрольным суммированием массива, разница между контрольной суммой, записанной в блоке постоянной памяти, и полученной суммой, которая не учитывает слова с адресами, отмеченными в блоке одноразрядной памяти, компенсируется кодом коррекции контрольной суммы. 1 ил.