Устройство для контроля постоянной памяти Советский патент 1987 года по МПК G11C29/00 

13

Изобретение относится к вычислительной технике.

Цель изобретения - упрощение устройства.

На чертеже изображена структурная схема устройства для контроля блоков постоянной памяти.

Устройство содержит генератор 1 импульсов, блок 2 местного управле- , состоящий из триггера 3 пуска и останова, элемента И 4 и элемента ИЛИ 5, вход 6 запуска, вход 7 останова по внешним сигналам, распределитель 8 импульсов, элемент ИЛИ 9 и счетчик 10 адресов. Устройство подключается к контролируемому блоку 11 памяти и содержит блок 12 контроля по модулю, блок 13 сравнения, вход 14 конечного адреса, элемент И 15, элемент НЕ 16, одноразрядный блок 17 памяти, информационный вход 18, управляющий вход 19, тактовый вход 20 и регистр 21.

Устройство работает следуюп;им образом.

Перед запуском устройства необходимо в блок 17, объем которого не меньше объема контролируемого блока 11, записать исходную информацию. Суть исходной информации заключается в том, что едийицы записываются по тем адресам, по которым в проверяемом блоке 11 непрошита информация.

Запись производится следующим об- разом.

На вход 20 поступают сигналы воздействия, необходимые для работы счетчика 10, подключенного к блоку 17, на информационный вход которого поступает последовательность О.и 1, а на управляющий вход 19 - сигналы записи.

По окончании записи исходной информации устройство готово к работе.

После поступления сигнала на вход 6 импульсы генератора 1 через блок 2 и распределитель 8 синхроимпульсов поступают на входы контролируемого блока 11, а через элемент ИЛИ 9 - на вход счетчика 10, выполняющего функцию формирователя адресов.

Считанная по данному адресу информация с контролируемого блока 11 через регистр 21 поступает в блок 12 контроля по модулю. Результат контроля поступает на один из входов элемента И 15, на другой вход которого поступ ает информация с блока 1 7 , счи

32

танная по тому же адресу. Сигнал 1, считанный с блока 17, через элемент НЕ 16 поступает на вход элемен- та и 1 5 иобеспечивает его блокировку. При этом результат контроля информации, считанной с проверяемого блока 11, вырабатываемый на выходе блока 12 и стробируемый импульсом с распределителя 8 синхроимпульсов, не поступает через элемент И 15 и элемент ИЛИ 5 на вход триггера 3. Следовательно, останова не происходит и устройство переходит к контролю по следующему адресу.

Сигнал О., считанный с блока 17, через элемент НЕ 16 поступает на вход элемента и обеспечивает прохождение сигнала неисправности, выработанного блоком 2, через элемент И 15 и элемент 1 ШИ 5 на вход триггера 3, устанавливая его в положение, блокирующее прохождение импульсов генератора 1 через элемент И4 в расп- ределитель 8 синхроимпульсов, Происходит останов по неисправности.

Автоматический останов устройства по достижении конечного адреса контролируемого блока 11 обеспечивается выработкой сигнала останова блока 13 сравнения, подаваемого на контролируемый блок 11, и конечного адреса контроля, поступающего на вход 14. Сигнал останова с выхода блока 13 сравнения поступает через элемент ИЛИ 5 на вход сброса триггера 3 . .

Формула изобретения

Устройство для контроля постоянной памяти, содержащее генератор импульсов, блок местного управления, распределитель импульсов, блок сравнения, счетчик адресов, регистр,элемент И, причем выход генератора импульсов подключен к тактовому входу блока местного управления, выход которого соединен с синхровходом распределителя импульсов, первый выход которого является выходом управления чтением устройства, второй и третий выходы распределителя импульсов соединены соответственно с первым входом элемента И и управляющим, входом блока сравнения, входы пуска и останова блока местного управления являются соответственно входом запуска устройства и входом останова по внешнему сигналу устройства, выход счетчика адресов является адресным выходом устройства, вход регистра является первым информационным входом устройства, отличающееся тем, что, с целью упрощения устройства, в него введены одноразрядный блок памяти, блок контроля по модулю, элемент НЕ и элемент ИЛИ, первый вход которого является тактовым вхо- дом устройства, второй вход элемента ИЛИ подключен к четвертому выходу распределителя импульсов, выход элемента ИЛИ соединен со счетным входом счетчика адресов, выход регистра подключен к информационному входу блока контроля по модулю, управляющий вход которого соединен с пятым выходом распределителя импульсов, выход бло-

ор Л.Пчолинская 4441/55

Составитель В.Фокина Техред Л.Сердюкова

Ко Под

Тираж 589 ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

ка контроля по модулю соединен с вторым входом элемента И, третий вход которого через элемент НЕ соединен с выходом одноразрядного блока памяти, адресный вход которого подключен к выходу счетчика адресов, информационный вход и вход записи-чтения одноразрядного блока памяти являются соответственно вторым информационным входом и управляющим входом устройства, первый вход блока сравнения является входом конечного адреса устройства, второй вход блока сравнения подключен к выходу счетчика адресов, выход блока сравнения подключен к входу останова по сигналу окончания контроля блока местного управления, а вход останова по сигналу неисправности соединен с выходом элемента И,

Корректор А.Зимокосов Подписное

Изобретение относится к вычислительной технике. Цель изобретения - упрощение устройства. Устройство содержит генератор I импульсов, блок 2 местного управления,элемент ИЛИ 9, счетчик 10 адресов,блок 12 контроля по модулю, блок 13 сравнения, элемент И 15, элемент НЕ 16,, одноразрядный блок 17 памяти, регистр 21. В устройстве сигнал неисправности корректируется информацией, записанной в блок 17, благодаря чему возможен обход необходимого количества адресов в контролируемом блоке постоянной памяти, 1 ил. со 4 О5 00 со