Цифровой компаратор Советский патент 1990 года по МПК G06F11/25 

И

СП СП INO

Изобретение может быть использовано в аппаратуре для контроля и диагностики цифровых блоков, имеющей сигнатурные анализаторы. Цель - повышение быстродействия достигается введением в цифровой компаратор регистра 2 адреса, регистра 4 индикации, и блока 5 индикации. Цифровой компаратор содержит также блок 1 памяти, блок 7 управления, генератор 6 тактовых импульсов, блок 3 сравнения. В описании изобретения дана функциональная схема блока 7 управления. 1 з.п.ф-лы, 1 ил.

СО 05

Изобретение относится к автомати- и вычислительной технике и может быть использовано в аппаратуре для контроля и диагностики цифровых блоков, имеющей сигнатурные анализаторы.

Целью изобретения является повышение быстродействия.

На чертеже приведена функциональная схема устройства.

Устройство содержит блок 1 памяти, регистр 2 адреса, блок 3 сравнения, регистр 4 индикации, блок 5 индикации, генератор 6 тактовых импулъ- QOB, блок 7 управления, счетчик 8, постоянное программируемое запоминаю- в,ее устройство (ППЗУ ) 9, регистр 10 управления, первый D-триггер 11, в торой D-триггер 12, элемент НЕ 13, в;ход 14 Пуск, вход 15 Начальная установка, информационный вход 16.

Первый вход блока 1 памяти соединен с первым выходом регистра 10 управления, второй вход - с выходом Ii-триггера 11 , третий вход - с выхо- f;oM регистра 2 адреса, а информационные выходы с входами блока 3 сравне- , регистра 4 индикации, регистра И адреса, С-вход которого соединен с вторым выходом регистра 10 управления, а R-вход соединен с входами 15 Начальной установки устройства и -входом регистра 10 управления, тре Тий вход которого соединен с входом регистра 4 индикации, выход которого Соединен с входом блока 5 индикации, Четвертый выход регистра 10 управле- ия соединен с С-входом 1)-триггера I1, S-вход которого соединен с выходом элемента НЕ 13, вход которого со (Ьдинен с шестым выходом регистра 10 управления, С-вход которого соединен с третьим выходом счетчика 8, Вторые выходы которого соединены с Входами ППЗУ 9, выходы которого соединены с U-входами регистра 10 управления, третий выход счетчика 8 Соединен с S-входом D-триггера 12, С-вход Которого соединен с входом 14 Пуск устройства, а выход с R-Bходом счетчика 8, С-вход которого Соединен с выходом генератора 6 так- Говых импульсов, информационный вход 16 устройства соединен с первым вхо- Дом блока 3 сравнения, выход которого соединен с D-входом 1)-триггера И.

Блок 1 памяти предназначен для хранения диагностической информации

0

5

0

5

0

5

0

45

50

55

о проверяемом объекте контроля и постоянно находится в режиме считывания.

Регистр 2 адреса предназначен для фиксирования адресов диагностической информации, хранящейся в блоке 1 .

Блок 3 сравнения предназначен для сравнения реальной шестнадцатиразрядной сигнатуры, поступающей на вход 16,с сигнатурой, хранящейся в блоке 1, и выработки сигнала сравнения.

Регистр 4 индикации предназначен для фиксирования диагностической информации, поступающей из блока 1 памяти.

Блок 7 управления предназначен для формирования управляющих сигналов .

Счетчик 8 представляет собой двоичный реверсивный счетчик, на вход прямого счета которого подаются тактовые импульсы из генератора 6 тактовых импульсов, а R-вход подключен к к прямому выходу второго D-триггера 12.

ППЗУ 9 предназначено для хранения- сигналов управления и представляет собой постоянно находящееся в режиме считывания восьмиразрядное ППЗУ, на три младших адресных входа которого подаются второй, третий и четвертый разряды счетчика 8„

Регистр 10 управления предназначен для хранения управляющих сигналов на каждом такте работы устройства и представляет собой шестиразрядный регистр, на С-вход которого по- даетося младший разряд счетчика 8, на информационные входы подаются сигналы с первого по шестой соответственно выходов ППЗУ 9, а R-вход подключен к входу 15 устройства.

П-ервый D-триггер 11 предназначен для формирования сигнала выборки старшего адресного входа блока 1 . На С- и R-входы триггера 11 подаются сигналы с четвертого и шестого, выходов регистра 10 соответственно, S- вход подключен к выходу элемента НЕ 13, а на D-вход подается сигнал сравнения с выхода блока 3 сравнения,.

Второй D-триггер 12 предназначен для пуска блока 1 по сигналу Пуск, подаваемому на С-вход второго D-триггера с входа 14 устройства, и останова блока 1 по сигналу Останов

51

поступающему с выхода Перенос счетчика 8 на S-вход второго D-триггера,

Вход 14 Пуск предназначен для запуска одного цикла устройства при сформированной сигнатуре на информационном входе 16.

По входу 15 устройство приводится в первоначальное рабочее состояние.

Информационный вход 16 предназна- чен для подачи шестнадцатиразрядного параллельного кода реальной сигнатуры из сигнатурного анализатора на блок 3 сравнения.

Принцип работы устройства состоит в сравнении эталонных сигнатур, записанных в блоке 1 памяти,с реальными сигнатурами, снимаемыми с помощью щупа сигнатурного анализатора и подаваемыми на информационный вход 16. В зависимости от результата сравнения на индикатрре табло блока 5 индикации из блока 1 памяти подается информация о месте установки щупа в контрольную точку для получения сле.ч дующей сигнатуры. Координаты начальной контрольной точки указываются на индикаторном табло при первом цикле работы устройства, ППЗУ блока 1 съемные, что дает возможность уста- новок ППЗУ с записанной диагностической информацией для разных объектов контроля.

Устройство работает следующим образом.

По сигналу Начальная установка, подаваемому на вход 15, происходит обнуление регистра 10-управления и регистра 2 адреса и определяется начальное нулевое состояние адресных входов блока 1. Емкость памяти блока 1 разделена на четыре массива. Выборку каждого из массивов определяет состояние определенных адресных входов блока 1 памяти В первом массиве записаны эталонные сигнатуры контрольных точек объекта контроля. Во втором массиве записаны координаты контрольных точек на объекте контроля. В третьем и четвертом массивах записаны адреса обращения к ячейкам памяти внутри массивов для перехода при несовпадении и совпадении реальных и эталонных сигнатур. При подаче импульса на вход 4 происходит установка в О D-триггера 12, что разрешает работу счетчика 8 Каждым нечетным тактом работы счетчика 8 происходит запись управляющей

Q

15 20 25 30

4о

35

45

0

5

366

информации п регистр 10, поступающей на него из ППЗУ 9. За п тактов работы счетчика 8 происходит один цикл работы устройства и информация на регистре 10 меняется п/2 раз. На последнем такте работы счетчика 8 на его выходе переноса вырабатьшает - ся импульс, устанавливающий второй D-триггер 1 2 в единицу, котора-я запрещает работу счетчика 8. На этом один цикл работы устройства заканчивается. Для очередного запуска устройства необходимо опять подать на вход 14 импульс.

На первом слове регистра 10 происходит выбор эталонной сигнатуры - из первого массива памяти блока 1 по заданному адресу регистра 2 адреса и ее сравнение с реальной сигнатурой, поданной на вход 16 в блок 3 сравнения.

На втором слове регистра 10 происходит подготовка первого D-триггера 1 1 к режиму занесения путем подачи на его R-вход сигнала высокого уровня.

При переходе от второго слова регистра 10 к третьему по фронту сигнала на С-входе первого D-триггера 11 происходит занесение в него результата сравнения эталонной и реальной сигнатур. При-совпадении сигнатур на выходе блока 3 формируется сигнал высокого уровня, который переводит первый D-триггер 1) в 1м.

На третьем слове регистра 10 на одиннадцатый адресный вход блока 1 подается сигнал 1. Таким образом две единицы на старших адресах блока 1 выбирают четвертый массив памяти.

При переходе от третьего к четвертому слову регистра 10 происходит запись в регистр 2 по С-входу, информации из ячейки памяти четвертого массива, по адресу, указанному на младших девяти адресных входах блока 1. На четвертом слове регистра 1 0 происходит подготовка первого D-триггера к следующему циклу работы по С-входу.

На пятом слове регистра 10 происходит установка по S-входу в 1 первого D-триггера 1 и подача сигнала низкого уровня на одиннадцатый адресный вход блока 1 . Таким образом, сигналами О и 1 на одиннадцатом и десятом соответственно ад- I

ресных входах блока 1 происходит выбор второго массива памяти, а информация, подаваемая на младшие де- йять адресных входов блока 1 из ре- истра 2 адреса, определяет выбор чейки памяти с записанными координатами контрольной точки на объек- |ге контроля, в которую необходимо krr-тановить щуп для следующего цикла работы.

На переходе от пятого к шестому слову регистра 10 происходит запись по С-входу выбранных координат конт- 1 рольной точки в регистр 4 индикации. На тестом слове регистра 10 происходит подача 1 на S-вход первого D-триггера 11 для его разрешения ч дальнейшей работе.

На седьмом слове регистра 10 происходит подача сигналов низкого уровня на С-вход регистра А индикации и на R-вход первого D-триггера 11„

На восьмом слове регистра 10 значение управляющих сигналов на выхо-. дах регистра не меняется и происходит завершение цикла работы устройства.

В случае несовпадения эталонной i реальной сигнатур на выходе блока 3 сравнения формируется О, кото- рык при переходе от второго к треть му слову регистра 10 устанавливает ервый D-триггер 11 в О, которьй Определяет выборку третьего массива Памяти, в котором записаны адреса ячеек памяти с координатами контрольных точек для установки щупа при несовпадении сигнатур.

Процесс переходов от одной контрольной точки к другой происходит до тех пор, пока не будет определен элемент с правильными входными сигнатурами и неправильными выходными. В качестве информации, записанной на Местах координат контрольных точек, Может быть записана диагностическая информация, которая, высвечиваясь на индикаторном табло, может сообщать оператору о причине дефекта или локализации места дефекта

Формула изобретения

5

0

5

ства, а второй - с информационными выходами блока памяти, о т л и ч а- ю щ и и с я тем, что, г целью повышения быстродействия, в него введены регистр адреса, регистр индикации, блок индикации, причем вход блока индикации соединен с выходом регистра индикации, первый вход которого соединен с первым выходом блока управления, а вторые его входы соединены с информационными выходами блока памяти и информационными входами блока сравнения, выход которого соединен с первым входом блока управления, второй вход которого соединен с входом начальной установки, третий - с входом Пуск устройства, а четвертый - с выходом генератора тактовых импульсов, а второй и третий выходы блока управления соединены с первым и вторым входами блока памяти соответственно, третий вход которого соединен с выходом регистра адреса, первый вход последнего соединен с четвертым выходом блока управления, а вторые входы соединены с информационными выходами блока памяти, третий вход регистра адреса 0 соединен с входом начальной установки устройства о

5 Дом блока управления, второй выход счетчика соединен с входами постоянного программируемого запоминающего устройства, выходы которого соединены с первыми входами регистра управ5Q ления, вторые входы которого с оеди- нены с третьими выходами счетчика, а третьи входы - с вторым входом устройства, первый выход регистра управления соединен с вторым выходом

сг блока управления, второй выход - с четвертым выходом блока управления, третий - с первым выходом блока управления, четвертый - с С-входом первого D-триггера, пятый - с его R-вхо9155213610

дом, шестой - с входом элемента НЕ,го соединен с первым входом блока

выход которого соединен с S-входомуправления, а выход соединен с третьпервого D-триггера, D-вход которо-им выходом блока управления.