Логический элемент с тремя состояниями на комплементарных МДП-транзисторах Советский патент 1990 года по МПК H03K19/94 

50

усилителя 17. Первый инвертор, содер- 45 6 р-типа. При этом транзистор 9 р-ти- жащий транзисторы 7 и 8, включен между шиной 11 питания и затвором транзистора 10, вход первого инвертора соединен с первой шиной 14 управляющего сигнала, а его выход соединен с затвором транзистора 9, образующим первый вход выходного усилителя 17, выход которого соединен с выходной шиной 12.

Логический элемент работает следующим образом.

В исходном состоянии на управляющую тину 14 поступает Лог. О, на управляющую шину 15 - Лог. 1. Тран55

па закрыт, транзистор 10 п -типа открыт и на выходную шину 12 поступает Лог. О за счет разряда через транзистор 10 n-типа. Если 1 подан сигнал Лог. 1, то на затворах транзисторов 9 и 10 р- и n-типа устанавливается сигнал Лог. О, поступающий через открытые транзисторы 3, 4, 6 и 8 р- и n-типа. При этом транзистор 9 р-типа открыт, а транзистор 10 n-типа закрыт. Выходная тина заряжается через транзистор 9 р-типа и на ней устанавливается сигнал Лог. 1.

6 р-типа. При этом транзистор 9 р-ти-

па закрыт, транзистор 10 п -типа открыт и на выходную шину 12 поступает Лог. О за счет разряда через транзистор 10 n-типа. Если 1 подан сигнал Лог. 1, то на затворах транзисторов 9 и 10 р- и n-типа устанавливается сигнал Лог. О, поступающий через открытые транзисторы 3, 4, 6 и 8 р- и n-типа. При этом транзистор 9 р-типа открыт, а транзистор 10 n-типа закрыт. Выходная тина заряжается через транзистор 9 р-типа и на ней устанавливается сигнал Лог. 1.

Формула изобретения

Логический элемент с тремя состояниями на комплементарных МДП-транзис- торах, содержащий два р- и n-типа клю чевых транзистора, первый и второй инверторы, двухтактный выходной усилитель, шину информационного сигнала, первую и вторую шины управляющих сиг- налои, шину питания, выходную и общую шины, шина информационного сигнала соединена с затворами р- и n-типа клю-1- чевых транзисторов, сток n-типа ключевого транзистора соединен с вторым входом выходного усилителя, включенного между шиной питания и общей шиной, выход которого соединен с выходной шиной элемента,первый инвертор включен между шиной питания и вторым входом выходного усилителя, вход пер

0

вого инвертора соединен с первой шиной управляющего сигнала, а его выход соединен с первым входом выходного усилителя, второй инвертор включен между стоком р-типа ключевого транзистора и общей шиной, вход второго инвертора соединен с второй шиной управляющего сигнала, а выход соединен с вторым входом выходного усилителя, отличающийся тем, что, с целью повышения быстродействия элемента, в него введены дополнительный р-типа МДП-транзистор, включенный между стоком р-типа ключевого транзистора и первым входом выходного усилителя, затвор которого соединен с второй шиной управляющего сигнала, и форсирующий конденсатор, который включен между стоком р-типа ключевого транзистора и общей шиной.

Изобретение относится к вычислительной технике и электронике и может быть использовано при создании больших интегральных схем (БИС) в качестве выходного усилителя на внешнюю емкостную нагрузку. Целью изобретения является повышение быстродействия элемента с тремя состояниями. Элемент содержит информационную шину, шину 11 питания, выходную шину 12, общую шину 13, первую 14 и вторую 15 управляющие шины. Для достижения цели в элемент введены форсирующий конденсатор 16 и дополнительный транзистор 6 P-типа. Это позволяет выполнять предзаряд выходной шины 12 и ускорить рабочую фазу цикла - разряд выходной шины 12 через транзистор 10 выходного усилителя 17. 1 ил.