Пропорционально-интегральный регулятор Советский патент 1990 года по МПК G05B11/00 

1

(21)4601819/24-24

(22)02.11.88

(46) 23.05.90. Бюл. V 19

(71)Волгоградское специальное конструкторское бюро Научно-производтвенного объединения Нефтехимавто- матика

(72)Б.Г.Севастьянов и С.В.Лапина

(53)62-50(088.8)

(56) Авторское свидетельство СССР № 705417, кл. G 05 В 11/00, 1977.

Авторское свидетельство СССР № 1320792, кл. G 05 В 11/00, 1986.

(54)ПРОПОРЦИОНАЛЬНО-ИНТЕГРАЛЬНЫЙ РЕГУЛЯТОР

(57) Изобретение относится к автоматическому управлению и регулированию и может быть использовано в чи- мической, нефтехимической и нефтеперерабатывающей промышленности. Цель изобретения - повышение точности и быстродействия. Пропорционально-интегральный регулятор содержит блок вычитания 1, интегратор 2, первый сумматор 3, первый элемент НЕРАВНОЗНАЧНОСТЬ 5, генератор 9 и распределитель импульсов 10. В регулятор введены второй и третий элементы НЕРАВНОЗНАЧНОСТЬ 6 и 7, регистр памяти 8, второй сумматор 4 и кнопка 11. 1 ил.

Изобретение относится к автоматическому управлению и регулированию и может быть использовано в химической, нефтехимической и нефтеперерабатывающей промышленности. Цель изобретения - повышение точности и быстродействия. Пропорционально-интегральный регулятор содержит блок вычитания 1, интегратор 2, первый сумматор 3, первый элемент НЕРАВНОЗНАЧНОСТЬ 5, генератор 9 и распределитель импульсов 10. В регулятор введены второй и третий элементы НЕРАВНОЗНАЧНОСТЬ 6 и 7 регистр памяти 8, второй сумматор 4 и кнопка 11. 1 ил.

ел

с

Изобретение относится к автоматическому управлению и регулированию и может быть использовано в химической нефтехимической и нефтеперерабатывающей промышленности для регулировани расхода, температуры, уровня.

Цель изобретения - повышение точности и быстродействия.

На чертеже изображена блок-схема предлагаемого регулятора.

Пропорционально-интегральный регулятор содержит блок 1 вычитания, интегратор 2, первый 3 и второй 4 сумматоры, первый 5, второй 6 и третий

7элементы НЕРАВНОЗНАЧНОСТЬ, регистр

8памяти, генератор 9 тактовых импульсов, распределитель 10 импульсов вход 11 первоначального включения

и объект 12 управления.

Ресулятор работает следующим образом.

В начальный момент на вход 11 подают единичный сигнал, поступающий на первые входы элементов 6 и 7. Выходной сигнал элемента 6 подается на первый вход регистра 8 памяти. Текущее значение регулируемого параметра в момент времени tQ - y(t0) поступае на второй вход регистра 8 памяти, запоминается и поступает на первые входы второго сумматора 4. Выходной сигнал третьего элемента 7 поступает на вход Установка интегратора 2 формируя на выходе его нулевое значение. Так происходит подключение регулятора к объекту 12 управления, т.е. привязка.

Предположим, что на выход регулятора в момент дискретного времени t подается входной сигнал V(t.), который поступает на первый вход блока 1 На вторые входы блока 1 поступает .сигнал y(t ) обратной связи. Этот сигнал вычитается из входного сигнала задания, в результате чего на выходе блока 1 образуется разностный сигнал рассогласования

4y(tj) V(t,) - y(t.) . Этот сигнал подается на вход цифрового параллельного сумматора-носителя (интегратора) 2 и на вторые входы первого цифрового параллельного сумматора 3.

Генератор 9 импульсов вырабатывает импульсы с частотой F, которые поступают на вход распределителя 10 импульсов. Последний циклически на своих выходах вырабатывает последо

0

5

0

вательно по выходам текстовые импульсы стробирования. При этом первый импульс с выхода стробирует цифровой параллельный сумматор-накопитель (интегратор 2), второй и третий импульсы с выходов стробируют второй 6 и третий 7 элементы НЕРАВНОЗНАЧНОСТЬ соответственно, четвертый и пятый импульсы с выходов стробируют сумматоры 3 и 4 соответственно, причем в момент строба на выходе сумматора 4 формируется суммарный сигнал управления S(t). При подаче каждого стробирующего сигнала п-разрядное число dy(t ) на входе интегратора 2 суммируется с его содержанием. В результате при непрерывном поступлении стробирующих импульсов образуется сумма числовых значений входного сигнала

I . ) + С, t,o где С - начальное число в блоке 2,

К - коэффициент, в данном случае определяемый частотой стробирования, относительным сдвигом разрядов параллельных чисел, формируемых на параллельных шинах модуля сигнала 4y(t-) при подключении к параллельному входу сумматора. Если С 0, то сумма будет иметь вид

Kdy(t ;) .

t«0

Эта сумма является дискретной реализацией интеграла входного сигнала

jK4y(Ј)d,

где С - время в непрерывном отсчете.

С выхода цифрового параллельного сумматора-накопителя (интегратора 2) сигналы поступают на входы первого

слагаемого цифрового сумматора 3, на входы второго слагаемого которого подаются сигналы с выхода цифрового блока 1 вычитания сигналов обратной связи. Сумматор 3 алгебраически (с

учетом знака слагаемых) суммирует результат интегрирования с результатом вычитания, и полученная сумма поступает на вторые входы второго сумматора 4.

На выходе сумматора 4 фррмируется регулирующий управляющий сигнал

S(tj) - y(t0) + (ti) +

+ К, X K4y(t;).

z t«o

515663

При этом пропорциональная составляющая сигнала управления

пи,) к.дуи,),

интегральная составляющая сигнала управления5

U(tt) K2 (t;).

Коэффициенты К,, , К2 определяют- г

.Q

ся и задаются при конкретной технической реализации устройства. Сигнал управления S(t j) подается на вход объекта 12 управления.

При работе в статическом режиме, например по содержанию заданного расхода, интегральная составляющая U(t.) имеет знак, соответствующий знаку пропорциональной составляющей. При этом по абсолютному значению сигнал результата интегрирования имеет отно- сительные изменения достаточно плавного характера.

При динамических изменениях, например связанных с уменьшением расхода, пропорциональная составляющая h(t.) изменяет знак на обратный. При этом знак интегральной составляющей U(t() может быть противоположен знаку h(t ) пропорциональной составляющей, что ухудшает качество регулирования.

Для улучшения динамических характеристик сигналы пропорциональной и интегральной составляющей поступают на входы элемента 5, который на своем выходе фиксирует несоответствие знака сигнала результата интегрирования со знаком сигнала результата вычитания.

Выход.элемента 5 включен на вторые входы элементов 6 и 7. Третьи входы элементов 6 и 7 соединены соответственно с выходами распределителя 10 импульсов, вырабатывающего на этих выходах второй и третий импульсы стро бирования.

По сигналу несоответствия на выходе элемента 6 формируется сигнал записи, по которому в регистр 8 памяти записывается текущее значение y(t-) регулируемого параметра. Это значе- ние, например расход, поступает на первые входы сумматора 4. По этому же сигналу несоответствия цифровой интегратор 2 устанавливается в нулевое состояние. По этому же сигналу несоответствия на входе элемента 7 формируется сигнал, который устанавливает цифровой интегратор 2 в нулевое состояние.

63

5

20

25 ,

35

,-

18«

Если не фиксировать текущее значение регулируемого параметра y(t-) перед установкой в ноль цифрового интегратора, то может произойти скачок управляющего воздействия на величину интегральной составляющей, вызывающий перерегулирование или выход на недопустимые границы, что приведет .Q к уменьшению точности регулирования и увеличению длительности переходного процесса.

Формула изобретения

Пропорционально-интегральный регулятор, содержащий блок вычитания, интегратор, первый сумматор, первый элемент НЕРАВНОЗНАЧНОСТЬ, генератор и распределитель импульсов, причем первые знаковый вход и вход модуля сигнала блока вычитания соединены с соответствующими задающими входами пропорционально-интегрального регуля- тора, вторые знаковые вход и вход модуля сигнала блока вычитания подключены к соответствующим сигнальным входам пропорционально-интегрального регулятора, знаковый выход и выход модуля сигнала блока вычитания соединены с соответствующими входами интегратора и соответствующими первыми входами первого сумматора, вторые входы знака и вход модуля сигнала которого подключены к соответствующим выходам интегратора, первый вход первого элемента НЕРАВНОЗНАЧНОСТЬ подключен к знаковому выходу блока вычитания, второй вход первого элемента НЕРАВНОЗНАЧНОСТЬ соединен со знаковым выходом интегратора, отличающийся тем, что, с целью повышения точности и быстродействия, в него введены второй и третий элементы НЕРАВНОЗНАЧНОСТЬ, регистр памяти и второй сумматор, первые входы второго и третьего элементов НЕРАВНОЗНАЧНОСТЬ соединены с входом первоначального включения регулятора, вторые входы второго и третьего элементов НЕРАВНОЗНАЧНОСТЬ соединены с выходом первого элемента НЕРАВНОЗНАЧНОСТЬ, выход второго элемента НЕРАВНОЗНАЧНОСТЬ соединен с входом записи регистра памяти, информационные входы которого соединены с соответствующими сигнальными входами регулятора, выходы регистра памяти подсоединены к соответствующим первым знаковому ВХОДУ

40

5

5

и входу модуля сигнала второго сумматора, вторые знаковый вход и вход модуля сигнала которого соединены с соответствующими выходами первого сумматора, знаковый выход и выход модуля сигнала второго сумматора соединены с соответствующими выходами пропорционально-интегрального регулятора, выход третьего элемента НЕРАВНОРедактор В.Данко

Составитель Т.Нефедова

Техред Л.Олийнык Корректор О.Кравцова

Заказ 1220

Тираж 663

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г.Ужгород, ул. Гагарина,101

ЗНАЧНОСТЬ подключен к входу Установка интегратора, первый, второй, третий, четвертый и пятый выходы распределителя импульсов соединены соответственно с тактовым входом интегратора, с третьими входами второго и третьего элементов НЕРАВНОЗНАЧНОСТЬ и тактовыми входами первого и второго сумматоров.

Подписное