Устройство контроля качества канала связи Советский патент 1990 года по МПК H04B3/46 

(21)4600365/24-09

(22)31.10.88

(46) 23.06.90. Бкш. К 23

(71)Ярославский государственный университет

(72)Г.А.Бибик

(53)621.317.757 (088.8)

(56)Авторское свидетельство СССР № 1499508, кл. Н 04 В 3/46, 1987.

(54)УСТРОЙСТВО КОНТРОЛЯ КАЧЕСТВА КАНАЛА СВЯЗИ

(57)Изобретение относится к технике электросвязи. Цель изобретения - повышение достоверности контроля. Устройство содержит усилитель 1, амплитудный детектор 2, частотный детектор 3, фильтры низких частот 4, 5, квадраторы 6, 7, перемножитель 8, преобразователи сигнала 9-12, формирователь 13 синхросигналов, вычислитель

14. На-вход усилителя 1 поступает смесь сиг.нала помехи и различных вне- полосных шумов. На выходе фильтра низкой частоты 4 наблюдается сигнал, пропорциональный огибающей этой смеси. Квадраторы 6 и 7 преобразуют сигналы соответственно в сигнал,пропорциональный квадрату огибающей, и в сигнал,

i пропорциональный четвертой степени огибающей. Возможны следующие правила распознавания помехи: при априорно известной частоте сигнала (we) частота, дальше удаленная от нее, соответствует помехе. При известном законе изменения частоты во времени распознавание помехи производится по отклонению изменения частоты от предсказанного. Устройство отличается выполнением вычислителя 14. 1 з.п.

ф-лы, 2 ил., 1 табл.

i

(Л

Изобретение относится к технике электросвязи. Цель изобретения - повышение достоверности контроля. Устройство содержит усилитель 1, амплитудный детектор 2, частотный детектор 3, фильтры низких частот 4, 5, квадраторы 6, 7, перемножитель 8, преобразователи сигнала 9 - 12, формирователь 13 синхросигналов, вычислитель 14. На вход усилителя 1 поступает смесь сигнала помехи и различных внеполосных шумов. На выходе фильтра низкой частоты 4 наблюдается сигнал, пропорциональный огибающей этой смеси. Квадраторы 6 и 7 преобразуют сигналы соответственно в сигнал, пропорциональный квадрату огибающей, и в сигнал пропорциональный четвертой степени огибающей. При априорно известной частоте сигнала (ω₀) частота, дальше удаленная от нее, соответствует помехе. При известном законе изменения частоты во времени распознавания помехи производится по отклонению изменения частоты от предсказанного. Устройство отличается выполнением вычислителя 14. 1 с.п. ф-лы. 2 з.п. ф-лы. 2 ил.

ВЫ

8ых.1

Ли.21

Изобретение относится к технике электросвязи и может использоваться р системах связи для контроля качеств Каналов связи, а также для контроля частоты принимаемого сигнала и ее изменений при пассивных и организованных помехах, а также при многолучевом распространении сигналов,

Цель изобретения - повышение достоверности контроля. На фиг.1 представлена структурная электрическая схема предлагаемого Устройства; на фиг.2 - вычислитель.

Устройство контроля-качества кана- яа связи содержит усилитель 1, амплитудный детектор 2, частотный детектор 3, первый 4 и второй 5 фильтры низких частот, первый 6 и второй 7 квадраторы, перемножитель 8, первый 9, второй iO,.- третий 11 и четвертый 12 преобразователи сигнала, формирователь 13

синхросигналов и вычислитель 14.

Вычислитель 14 содержит (фиг.2) восемнадцать регистров 15-32, блок 33 регистров, первый 34 и второй 35 триггеры, элемент ИЛИ-НЕ 36, семь мультиплексоров 37-43, первый 44, второй 45 и третий 46 блоки вентилей, блок 47 умножения, блок 48 сложения, блок 49 извлечения квадратного корня, блок 50 деления, блок 51 анализа, первый 52 и второй 53 сдвигатели и блок 54 управления.

Устройство работает следующим образом.

На вход устройства (на вход усилителя 1) поступает смесь сигнала, помехи и различных внеполосных шумов

ц,« + if,(t)2 + AicosCwlt+

+ tf,(t)+4

r« где А

(0

w.

ri

«f,(t) wz

f,(t) ъ

огибающая, частота и фаза сигнала;

огибающая, частота и фаза помехи; внеполосной шум. Усилитель 1 усиливает эту смесь и отфильтровывает внеполосной шум. Частотный детектор 3 и второй фильтр 5 низкой частоты выдают сигнал, пропорциональный частоте поступающей смеси полезного сигнала и помехи, а амплитудный детектор 2 и первый фильтр 4 низкой частоты - сигнал, про порциональный огибающей этой смеси. Первый 4 и второй 5 фильтры низкой частоты отфильтровывают высокочастот

5

ные продукты амплитудного и частотного детектирования. Первый квадратор б преобразует сигнал, пропорциональный огибающей, поступающий на его вход с выхода первого- фильтра 4 низкой частоты, в сигнал, пропорциональный квадрату огиба ющей. Известно, что частота смеси двух сигналов определяется по формуле

7 + (Jj+

2A7AjЈos Ooj- ai)

+ (Wj- U),t + (tjlj

(1:)

CU

(2)

а квадрат огибающей - по формуле

А2 А + А + 2A1A.cos(w2-u;f)t+

+ ai/(t)J,(3)

где

4l/(t) « С/г (t) - lf,(t).

Второй квадратор 7 преобразует сигнал (), пропорциональный квадрату огибающей (А ), поступающий на его вход с выхода первого квадратора 6, в сигнал (А )в пропорциональный четвертой степени огибающей (А4), где

А4 (А2, + А,)1 + (w2- -w, )t + dV(t)J + 4А1А1()х -

I KCOS C(WZ W,)t + /J4(t)3.

Перемножитель 8 преобразует сигналы (ы , А ), поступающие на его вхо- , ды, пропорциональные частоте (с выхода второго фильтра 5 низкой частоты) и квадрату огибающей (с выхода первого квадратора 6), в сигнал (Аг()п, пропорционалыптй их произве(4)

дению А2 со

0

45

50

55

О),А + (о4А + А1А1(о, + +w4)cos(o)2-и, )t + dif.(t)J. (5)

Сигналы (ып, (A2w)h, A , A4fl), пропорциональные соответственночастоте (2), произведению квадрата огибающей на частоту (5), квадрату огибающей (3), четвертой степени огибающей (4), поступают соответственно с выходов второго фильтра 5 низкой частоты, перемножителя 8, первого квадратора 6, второго квадратора 7 соответственно на входы четвертого 12, третьего 11, второго 10ипервого9 преобразователей сигналов, которые выделяют из поступающих сигналов постоянные составляющие. Это соответст- , вует операции усреднения по времени. Обозначая эту операцию чертой сверху обозначения сигнала, записывают результат .усреднения соотношений (3) - (5)

А1

А1,

At се)

При усреднении учтено, что сигнал и помеха являются сигналами с угловой модуляцией, огибающие которых постоянны, по крайней мере на длительности

tO лей 12-9 сигналов, вычислитель 14 определяет значения , , p. Выдача с, обеспечивает поиск и слежение за частотами сигнала и помехи, в многоканальной линий для опре15 деления канала сигнала и канала помехи (пораженного канала). Выдача р определяет качество линии связи. Однако в данном случае, как и в известных устройствах, выдается отношение меньшей мощности к большей. При этом считывается, что помеха имеет меньшую мощность и это отношение (15) выдается за отношение мощности помехи к мощности сигнала. Однако в ряде

усреднения.

Средняя частота смеси двух сигналов является частотой сигнала с большей огибающей. Если , тогда

w w , (10)

При равенстве огибающих (А, А 2) соотношение (10) не выполняется. В этом случае частота смеси равна полусумме частот обоих сигналов, что видно непосредственно из формулы (2). Но это изолированная особая точка и при любом незначительном отклонении от равенства огибающих соотношение (10) выполняется. Если учесть, что усреднение длится продолжительное время (от- 25 линий связи (помехопостановщик - по- счеты берутся через единицы, десятки деижен, или имеет мощный передатчик, .

20

секунд), взаимное расположение источника сигнала и помехопостановщика случайное, может меняться (если кто-нибудь из них или оба подвижные и мощно-- сти излучаемых ими сигналов независимые, то возможное иногда случайное равенство огибающих сигналаи помехи не может длиться продолжительное время самым существенно повлиять на величину определяемой средней частоты.

Из системы уравнений (9) определяются A1f A .j через a, F, которые, в свою очередь, из системы уравнений (6) и (7) определяются через средние значения квадрата и четвертой степени огибающей

А, + /А7 - /2FJ(M)А, |(А% 1W - /Г- /2 JO 2) F - A7 - (A)1. (13)

или близко расположен к приемной станции, дои связь производится с подвижными объектами на пределе энерге- 30 тики линии) отношение мощностей помехи и сигнала может с равной вероятностью принимать любое значение в интервале -40, +40 дБ. В этом случае нужны дополнительные1сведения, че- 35 му в действительности отношение (15) соответствует (отношению помеха/сигнал или сигнал/помеха). При структу- роподобной (ретранслированной) поме- . хе только частота, а при равенстве 40 частот сигнала и помехи только ее изменения дают возможность распознавать помеху.

Возможны следующие правила распознавания помехи.

45 1. При априорно известной частоте сигнала (tt e) частота, дальше удаленная от нее, соответствует помехе. Для этого вычислитель 14 производит операции

Подставляя (10) - (12) в (8), получают

ш„ оо +

А2 о) - со А

F

Учитывая, что на практике интересуются не самими значениями сигнала и помехи, а отношением их мощностей, записывают расчетное соотношение для чего

А1 - UAj)-: 2F

(15J

По расчетным-, соотношениям (10),

и значениям сигналов

(пропорциональным г

(A w)

А;,

Ц| , vll l, ixn п

П1

соответственно w, A u, A , А), поступающим с выходов всех преобразоватеO лей 12-9 сигналов, вычислитель 14 определяет значения , , p. Выдача с, обеспечивает поиск и слежение за частотами сигнала и помехи, в многоканальной линий для опре5 деления канала сигнала и канала помехи (пораженного канала). Выдача р определяет качество линии связи. Однако в данном случае, как и в известных устройствах, выдается отношение меньшей мощности к большей. При этом считывается, что помеха имеет меньшую мощность и это отношение (15) выдается за отношение мощности помехи к мощности сигнала. Однако в ряде

5 линий связи (помехопостановщик - по- деижен, или имеет мощный передатчик, .

0

или близко расположен к приемной станции, дои связь производится с подвижными объектами на пределе энерге- 30 тики линии) отношение мощностей помехи и сигнала может с равной вероятностью принимать любое значение в интервале -40, +40 дБ. В этом случае нужны дополнительные1сведения, че- 35 му в действительности отношение (15) / соответствует (отношению помеха/сигнал или сигнал/помеха). При структу- роподобной (ретранслированной) поме- . хе только частота, а при равенстве 40 частот сигнала и помехи только ее изменения дают возможность распознавать помеху.

Возможны следующие правила распознавания помехи.

45 1. При априорно известной частоте сигнала (tt e) частота, дальше удаленная от нее, соответствует помехе. Для этого вычислитель 14 производит операции

50 ЛС01 W, - Ц,;(16)

W2- (17)

dw. Uu),| - Idw2 | (18) Частоте со соответствует большая огибающая, значит, если 55AW о , (19)

i полученное по формуле (15) отношение соответствует отношению мощностей помеха/сигнал, если соотношение (19) не выполняется, полученное отношение

715

(15) дает отношение мощностей сигнал/помеха.

DT W, - w,.;(20)

Dt (21)

4D, D, - D0;(22)

ДО, DI - D0;(23)

4D |4D1 I - UDa|. (24) Если

ДП 4Q, ) .

полученное по формуле 15 отношение соответствует отношению мощностей по- меха/.сигнал, если же соотношение (25) не выполняется, полученное отношение (15) дает отношение мощностей сигнал/ помеха.

С соответствующих выходов вычислителя 14 выдаются значения соответственно 60, cu2, D,, D4, которые позволяют отслеживать частоты сигнала и помехи и величины их изменений за время одного цикла измерения. Для определения надежности распознавания помехи по частоте или ее сдвигу с других выходов вычислителя 14 выдают- ся значения &u}t dD. Кроме того, выдается сигнал, показывающий, что выдается с определенного выхода вычислителя 14 (р) отношение помеха/ сигнал или наоборот сигнал/помеха.

На информационные входы всех преобразователей 12-9 сигналов поступаю сигналы, не равные u , A W, А , А4 а пропорциональные им (wh, ()n,

Ah, Ап). Можно на их выходе получить истинное значение измеряемых сигнало поставив в этих блоках нормирующие усилители. Однако удобнее нормирование проводить в вычислителе 14. Для этого на третий вход вычислителя 14 подаются константы нормирования (К4, К&, К , К) и ojj, D0 , а на четвертый вход - сигналы, синхронизирующие их

8

0

5

0

5 0 5

прием. Для распознавания сигнала, помехи необходимо указать покакому параметру (D, D2, Аи, dD) производится распознавание. Код параметра поступает через второй вход вычислителя 14.

После включений устройства тактовые импульсы поступают постоянно с четвертого выхода формирователя 13 синхросигналов на первый вход блока 54 управления (первый вход вычислителя 14), содержащего счетчик и набор дешифраторов, определяющих время начала и длительность соответствующих управляющих сигналов (Zl - Z 20). В качестве тактовых сигналов (Т) блок 54 выдает непосредственно сигналы формирователя 13, однако возможно такое построение блока 54, когда он генерирует собственные импульсы, синхронизированные с тактовыми импульсами формирователя 13. После сигнала пуска начинается цикл вычислений (сигнал пуска обнуляет счетчик блока 54), последовательность операций которых приведена в таблице, где указан номер операции, выполняемой данным блоком; порядковый номер операции; операция; откуда взяты операнды; куда помещается результат опера- иии; управляющие сигналы мультиплексоров (в скобках указан номер кода, который совпадает с номером входа, который по данному сигналу подключается к выходу), пропускающие операнды на соответствующие входы блоков для проведения данной операции; сигналы, в течение которых происходит данная операция, управляющие сигналы, по которым происходит запоминание результатов операции. Последовательность операций выбрана такой, чтобы максимально распараллелить работу блоков. В операциях 1, 2, 7 и 14 происходит нормирование сигналов, поступающих из преобразователей сигнала 9, 10t12 и 11 посредством умножения их на,коэффициенты К Ка, К4, К3, в блоке 47 умножения.

Кроме нормирования входных сигналов (операции 1, 2, 7 и 14) блок 47 возводит в квадрат нормированный

сигнал А4 (операция 3) и производит умножение двух нормированных сигналов А и и, (операция 13). Результаты умножений запоминаются первым 15, вторым 16, третьим 17, четвертым

18 и пятым 19 регистрами по сигналам Z 3, Z 10, Z 18, Z 5, Z 4, последовательность которых указана в таблице. С этих регистров 15-19 операнды через третий 39 и четвертый 40 мультиплексоры поступают на блок 48 сложения (комбинационный сумматор, возг можно использование схемы ускорения переносов). На третий его вход 48 (вход переноса в младший разряд) подается во время операций вычитания сигнал Z 7 в качестве единицы младшего разряда, являющийся поправкой при представлении дополнительного кода, вычитаемого через инверсный код. В четверттой операции блок 48 определяет значение F, а в пятой операции - подкоренное выражение соотношений 14 и 15 - результат, который выдается на блок 49 извлечения квадратного корня, где он и запоминается. Вычисления блоком 49 производятся во время сигнала Z 9, а результат в инверсном и прямом коде поступает соответственно на седьмой и восьмой входы третьего мультиплексора 39 и ис- прльзуется блоком 48 в операциях 16 и 18 для определения числителя и знаменателя формулы (15). Поскольку операция извлечения корня длительная, то во время этой операции блок 47

(jj

умножения нормализует значения

А и (операции 7, 14) и производит умножение Аг х оо, (операция 13), а блок.48 сложения определяет отклонение частоты ы, от предсказанной W0 согласно, соотношения (16) (операция 8) и определяет модуль этого отклонения (операция 9), а также определяет изменение частоты и) за период измерения (операция 10), отклонение этого изменения от пресказанного (операция 11) согласно соотношений (20), (22) и модуль этого отклонения (операция 12), а также вычисляет числитель второго члена соотношения (14). Модуль результатов операций блка 48 сложения (операции 9, 12, 22, 26) определяется на этом же блоке. Для этого седьмой мультиплексор 43 пропускает с шестого регистра 20 на четвертый вход третьего мультиплексора 30 операнд в прямом или инверсном коде в зависимости от знакового разряда операнда, поступающего с третьего выхода шестого регистра 20 на управляющий вход седьмого мультиплексора 43 и четвертьй вход четвер

10

, того мультиплексора 40. Если операнд положителен (знаковый разряд 0), он в прямом коде проходит седьмой 43 и третий 39 мультиплексоры, блок 48 и запоминается в шестом регистре 20, Если операнд отрицателен (знаковый разряд 1), он в инверсном коде проходит седьмой 43 и третий 39 мультиплексоры на первый вход блока 48, а на второй вход блока 48 через четвертый Мультиплексор 40 поступает знаковый разряд в качестве младшего разряда блока 48. После вычисления

ic в последнем числителя (операция 15) и знаменателя (операция 16) второго члена соотношения (14) они поступают соответственно с шестого и восьмого регистров 20 и 22 через пятый 41 и

20 шестой 42 мультиплексоры на первый . и второй входы (делимого и делителя) блока 50 деления,

В обеих операциях деления (операции 17 и 20) операнды положительны,

25 поэтому знак не учитывается и делимое всегда меньше делимого. После деления (операция 17) блок 48 определяет ш4 согласно соотношения (14), при этом умножение результата деления

30 на коэффициент 2 осуществляется первым сдвигателем 52 за счет сдвига разрядов на один разряд влево. Первый 52 и второй 53 сдвигатели могут отсутствовать, а сдвиг на один -разряд в этом случае осуществляется при монтаже соединений проводов, соединяющих выходы шестого регистра 20, блока 50 соответственно с вторым, девятым входами четвертого мультиплексора 40. Во время операции 17 деления блок 48 определяет знаменатель соотношения (15) (операция 18), поэтому с восьмого 22 и шестого 20 регистров . поступают результаты раций 16 и 18 на регистры делимого и делителя блока 50. Результат деления (оп.ерация 20) поступает через третий блок 46 вентилей на первый информационный вход четырнадцатого регистра 28,t Во время операции деления (операция 20) блок 48 выполняет операции согласно соотношений (17), (18), (21), (23) и (24). Результаты

35

40

45

50

вычислений (сс, со2, D, p, дсо, ЛВ, D.,) выдаются с первых прямых выходов соответствующих регистров 17, 26тЗ1.

С выхода восемнадцатого регистра 32 (вьк.в) выдается сигнал - признак, что больше сигнал или помеха. Он полезен сам по себе, так как грубо оценивает помеху относительно сигнала, но в основном служит индикатором, что выдается на выходе четыр- нЈдцатого регистра 28 отношение помеха/сигнал или наоборот сигнал/ пфмеха. Этот сигнал - признак распо- з авания формируется в блоке 51 анализа, на вход которого поступают опе ранды, соответствующие величинам dcjj, D2 , 6Г), D1. В простейшем случае блок 51 - это мультиплексор, который вещает на выход по коду управления, поступающему на пятый вход блока (их.2), знак любого из операндов, Возможны и более сложные комбинации иЈ указанных операндов - это зависит от исходных данных для анализа, В простейшем случае, когда анализируется знак какого-либо из операндов в блоке 51, восемнадцатый регистр 32 мЈжет быть заменен триггером.

Исходя из работы алгоритма возможны два исключения. Это когда F или подкоренное выражение () отрица- . Физически это означает, что . помеха значительно меньше аппаратурных шумов или ее совсем нет, тОгда (a4-Ј0), а когда огибающие сигнала и помехи равны или их разность меньше аппаратурных шумов, тб подкоренное выражение меньше или равно нулю (а$ (Аг) ), Оба 3fH случай выявляются путем анализа знакового разряда этих операндов (а4, а$), который поступает с третьего выхода шестого регистра 20 на информационные входы первого 34 и второго 35 триггеров и запоминается ими по сигналам Z 19, Z 20, поступающим на их управляющие входы с блока 54, Если знак отрицательного числа выражается логической единицей (нулем), то с прямых (инверсных) выходов первого 34 и второго 35 триггеров сигналы поступают соответственно на т&рвый и второй входы элементов ИЛИ- НК 36 и запрещают прохождение сигналов через первый 44, второй 45 и третий 46 блоки вентилей на информационные входы двенадцатого 26 и тринадцатого 27 регистров и первый информационный вход четырнадцатого регистра 2Й, на второй информационный вход которого поступает сигнал с второго триггера 35. По сигналу Z 18 двенадцатый 26 и тринадцатый 27 регистры

обнуляются, а в четырнадцатом регистре 28 запоминается лишь разряд знака операнда, поступающий с второго триггера 35, который можно рассматривать как значение р 1, поскольку вычисленное rfo соотношению (15) значение р 1. Обнуление соотве гствующих регистров 26-28 при означает,

что при отсутствии помехи отсутствует ее частота (со2), изменение частоты (D) и огибающая (р 0). Когда огибающие помехи и сигналы равны (), , D,, по указанному алгоритму не

5 определяются а р 1, что служит индикацией данного случая. Первый 44, второй 45 и третий 46 блоки вентилей в простейшем случае - это наборы элементов И с двумя входами, первый вход управляющий и соединен с выходом элемента ИЛИ-НЕ, а второй вход - информационный для соответствующего разряда, поступающего на блок операнда. Все мультиплексоры 37-43 управ5 ляются .сигнала с выхода блока 54 управления,

0

5

0

5

0

5

Формула изобретения

1, Устройство контроля качества канала связи, содержащее вычислитель, выходы которого являются выходами устройства, формирователь синхросигналов, первый выход которого подключен к первому входу вычислителя, последовательно соединенные амплитудный детектор, первый фильтр низкой частоты, первый квадратор, второй квадратор и первый преобразователь сигнала, выход которого соединен с девятым входом вычислителя, второй преобразователь сигнала, вход и выход которого соединены соответственно с выходом первого квадратора и восьмым входом вычислителя, второй выход формирователя синхросигналов подключен к первому управляющему входу первого преобразователя сигнала, а третий и четвертый выходы формирователя синхросигналов соединены соответственно с вторым и третьим управляющими входами второго преобразователя сигнала, отличающее- с я тем, что, с целью повышения достоверности контроля, введены последовательно соединенные усилитель, вход которого является первым входом устройства, частотный детектор, второй фильтр низкой частоты, перемножитель и третий преобразователь сигнал выход которого соединен с седьмым входом вычислителя, четвертый преобразователь сигнала, вход и выход, котрого соединены соответственно с выходом второго фильтра низкой частоты и шестым входом вычислителя, выход усилителя подключен также к входу амплитудного детектора, выход первого квадратора подключен к второму входу перемножителя, второй выход формирователя синхросигналов соединен с первыми управляющими входами второго, третьего и четвертого преобразователей сигнала и пятым входом вычислителя, третий и четвертый выходы формирователя синхросигналов соединены соответственно с вторыми и третьими управляющими входами первого, третьего и четвертого преобразователей сигнала, причем второй, третий и четвертый входы вычислителя являются соответственно вторым, третьим и четвертым входами устройства,

0

0

5

седьмым и восьмым входами четвертого мультиплексора, а первый, второй, четвертый и шестой входы соединены соответственно с первым, вторым, третьим и четвертым выходами блока регистров, пятый выход которого соединен с третьим и десятым входами четвертого мультиплексора, шестой и тринадцатый входы которого соединены с шестым выходом блока регистров, второй и первый входы которого являются соответственно четвертым и третьим входами вычислителя, шестой, 5 седьмой, восьмой и девятый входы которого являются соответственно четвертым, шестым, вторым и первым входами первого мультиплексора, третий вход которого соединен с третьим входом второго мультиплексора, вто- рым входом третьего мультиплексора и первым выходом четвертого регистра, второй выход которого соединен с первым входом четвертого мультиплексора, выход которого соединен с Вторым входом блока сложения, выход ко-, тррого соединен с входами седьмого, восьмого, девятого, десятого и одиннадцатого регистров и входом блока извлечения квадратного корня, первый и второй выходы которого соединены соответственно с восьмым и седьмым входами третьего мультиплексора, десятый и двенадцатый входы которого соединены с выходом седьмого регистра и входом первого блока вентилей, выход которого соединен с входом двенадцатого регистра, второй выход которого соединен с двенадцатым входом четвертого мультиплексора, пятый вход которого соединен с вторым выходом третьего регистра, а девятый вход через первый сдвкгатель соединен с входом третьего блока вентилей и 5 выходом блока деления, первый и второй входы которого соединены соответственно с выходом пятого и шестого мультиплексоров, второй вход пятого и первый вход шестого мультиплексоров соединены с выходом восьмого регистра, вторым входом блока анализа и входом второго блока вентилей, выход которого соединен -с входом тринадцатого регистра, первый вход четырнадцатого регистра соединён с выходом третьего блока вентилей, а второй вход четырнадцатого регистра соединен с выходом второго триггера и вторым входом элемента ИЛИ-НЕ, пер0

5

0

0

5

вый вход которого соединен с выходом первого триггера, а выход элемента ИЛИ-НЕ соединен с управляющими входами первого, второго и третьего блоков вентилей, первый вход блока анали за соединен с выходом девятого регистра, входом пятнадцатого регистра И одиннадцатым входом четвертого Мультиплексора, четырнадцатый вход которого соединен с выходом десятого регистра, входом шестнадцатого регистра и третьим входом блока анализа, четвертый вход которого соединен с ыходом одиннадцатого .регистра и входом семнадцатого регистра, а выход 5лока анализа соединен с входом восемнадцатого регистра, при этом пятый вход блока анализа является вторым входом вычислителя, первый и пятый входы которого являются соответственно первым и вторым входами блока управления, а первый, второй, третий, четвертый, пятый, шестой,, седьмой и восьмой выходы вычислителя являются первыми выходами соответственно тре- тьего, двенадцатого, тринадцатого,

юг - - D

5

10

четырнадцатого, пятнадцатого, шестнадцатого, семнадцатого и врс мнад- цатого регистров,, управляющие входы которых соединены с восемнадцатым выходом блока управления, седьмой выход которого соединен с третьим входом блока сложения, первый выход -с управляющими входами первого и второго мультиплексоров, шестой выход - с управляющими входами третьего и четвертого мультиплексоров, пятнадцатый выход - с управляющими входами пятого и шестого мультиплексоров, а соответJ5 ствующие выходы блока управления соединены с управляющими- входами блока умножения, первого, пятого, четвертого, шестого регистров, блока извлечения квадратного корня, второго, девя20 того, одиннадцатого, десятого, восьмого регистров, блока деления, седьмого регистра, первого и второго тригеров , тактовый выход блока управления соединен с тактовы25 ми аходами блоков умножения,

деления и извлечения квадратного корня,

26

22, 20

Z 6 (12)

Z 7

Z 14, Z 8