Цифровой синтезатор частоты Советский патент 1990 года по МПК H03B19/00 

СЛ

С

Изобретение относится к радиотехнике и может быть использовано для формирования сетки частот. Целью изобретения является уменьшение уровня дискретных паразитных составляющих в спектре выходного сигнала. Синтезатор содержит накопительный сумматор (НС) 1, генератор 2 случайных чисел, сумматоры 3 и 4, блок 5 памяти, ЦАП 6 и ФНЧ 7. Текущая фазовая ошибка ε на выходе НС 1 имеет квазипериодический характер и в зависимости от кода управления A дискретные паразитные составляющие отстоят от несущего колебания на частоты, кратные шагу перестройки частоты синтезатора. Путем периодического добавления случайного числа X в сумматор 4 можно нарушить периодичность фазовой ошибки, разрушив дискретный характер сигнала, т.е. происходит уменьшение уровня дискретных паразитных составляющих благодаря увеличению их количества при неизменной суммарной мощности. 1 ил.

+ /С

сл со

4 О

сл

Изобретение относится к радиотехнике и может использоваться для формирования сетки частот,

Целью изобретения является уменьшение уровня дискретных паразитных состав- ляющих в спектре выходного сигнала.

На чертеже приведена структурная электрическая схема цифрового синтезатора частот.

Цифровой синтезатор частот содержит накопительный сумматор 1, генератор 2 случайных чисел, первый 3 и второй 4 сумматоры, блок 5 постоянной памяти, цифроаналоговый преобразователь 6 и фильтр 7 нижних частот.

Цифровой синтезатор частот работает следующим образом.

На накопительный сумматор 1 поступает n-разрядный двоичный код синтезируемой частоты А ai2° + аа21 + ... + 3n2n 1, пропорциональный отношению синтезируемой fc и тактовой fr частот(А N fc/fl ,N 2П) С частотой тактовых импульсов fr в накопительном сумматоре 1 вычисляется текущая фаза выходного сигнала.

На выходах накопительного сумматора 1 в каждый тактовый момент времени tx - , К 0, 1, 2, 3 (Т 1/fj - длительность тактового периода) формируется код фазы Bk синтезируемого колебания по следую- щему алгоритму: Вк+1 Вк+ А, при этом Во начальное состояние накопительного сумматора 1. 1-разрядный коде выхода старших разрядов накопительного сумма гора 1, Причем I 2, обычно 1 3-8, поступает на первый сумматор 3, а m-разрядный код с выхода младших разрядов на второй сумматор 4, на второй вход которого поступает m-разрядный код от генератора 2 случайных чисел.

Генератор 2 случайных чисел с тактовой частотой fr формирует случайные числа X в диапазоне 0 X (2ш-1). Сигнал с выхода переноса второго сумматора 4 поступает на второй вход первого сумматора 3,1 разряд- ный код фазы с выхода первого сумматора 3 поступает на вход блока 5 постоянной памяти, из которого выбирается число, про1 порциональное амплитуде выходного сигнала при данной фазе. С помощью цифроаналогового преобразователя 6 выбранное число преобразуется в напряжение. Для выделения первой гармоники после цифроаналогового преобразователя 6 включается фильтр 7 нижних частот.

В случае цифрового синтеза колебаний имеет место ухудшение спектральной чистоты выходного сигнала, обусловленное шумами квантования фазы, Эти шумы

определяются разрядностью числа поступающего на вход блока 5 постоянной памяти. Если емкость накопительного сумматора 1 определяется n-разрядным числом, а для блока 5 постоянной памяти используется только 1-разрядный выход старших разрядов накопительного сумматора 1, то m-разрядный выход младших разрядов (m n-l) образуют текущую фазовую ошибку Ј , которая распределена в диапазоне 0 . Эта ошибка имеет квазипериодический характер и в зависимости от кода управления А дискретные паразитные составляющие отстоят от несущего колебания на частоты кратные шагу перестройки частоты синтезатора. Путем периодического добавления случайного числа X в сумматор 4 можно нарушить периодичность фазовой ошибки, разрушив таким обоазом дискретный характер образующего спектра.

Генератор 2 случайных чисел с тактовой частотой формирует случайные числа X из равномерно распределенного ряда в ди- апазоне 0 X 2т. т-разрядные числа X и г суммируются в m-разрядном втором сумматоре 4, сигнал переноса которого суммируется с 1-разрядным числом на разрядном выходе старших разрядов накопительного сумматора 1. На выходе второго сумматора 4 сигнал равен нулю, если X ч F 2т, или О Х 2т -f. так как X 0 Следовательно, на выходе первого сумматора 3 код текущей фазы имеет ошибку, определяемую младшими разрядами накопительного сумматора 1. Эта ошибка, (pi - - Ј .

На выходе переноса второго сумматора 4 появляется сигнал, равный единице, если X - е 2т или 2т X 2т-Ј (так как X 2т) .Следовательно, к коду текущей фазы накопительного сумматора 1 определяемого его разрядным выходом старших ра з рядов, т. е. к 1-разрядному числу подсум- мировэна единица. В этом случае код текущей, фазы на выходе первого сумматора 3

имеет ошибку, равную (рг - 2т - с , так как X случайное число с равномерным распределением, вероятность того, что на выходе переноса второго сумматора 4 сигнал равен нулю, равна

Рул

2т -Ј

Ј

2т 2т

Фазовая ошибка в этом случае р - - г .

Вероятность того, что на выходе переноса второго сумматора 4 появляется сигнал, равный единице:

пГП

Фазовая ошибка в этом случае

.

Математическое ожидание фазовой ошибки (т.е. ее средняя величина)

м (Р) + Р2 РР2

-гР-2 гЖ2т-0- о.

Это означает, что средняя величина фа- зокой ошибки на выходе второго сумматора 3 равна нулю, что соответствует точному вычислению текущей фазы. А тот факт, что фа.ювая ошибка в моменты прихода тактовых импульсов меняется по случайному закону, представляет собой явление фазового шума. Таким образом, происходит уменьшение уровня дискретных паразитных составляющих благодаря увеличению их количества при неизменной суммарной мощности.

Формула изобретения Цифровой синтезатор частоты, содержащий последовательно соединенные блок постоянной памяти, цифроаналоговый преобразователь и фильтр нижних частот, накопительный сумматор, отличающийся тем, что, с целью уменьшения уровня дискретных паразитных составляющих в спектре выходного сигнала, введены первый и

второй сумматоры и генератор случайных чисел, при этом разрядный выход старших разрядов накопительного сумматора соединен с первым входом первого сумматора, второй вход которого соединен с выходом

переноса второго сумматора, разрядный выход младших разрядов накопительного сумматора соединен с первым входом второго сумматора, второй вход которого соединен с выходом генератора случайных

чисел, тактовый вход которого соединен с тактовым входом накопительного сумматора, а выход первого сумматора соединен с входом блока постоянной памяти.