Устройство для формирования характеристических матриц Советский патент 1990 года по МПК G06F11/08 

01

о о

00

со

4 Изобретение относится к вычислительной технике и может быть использовано в устройствах автоматизированного контроля. Цель изобретения - повышение достоверности работы устройства. На чертеже представлена схема предлагаемого устройства. Устройство содержит элемент ИЛИ 1, регистр 2 микрокоманд, регистр 3, коммутатор 4, счетчик 5, блок 6 оперативной памяти, коммутатор 7, счетчики 8-10, блок 11 памяти микрокоманд, регистр 12, триггер 13, генератор 14 тактовых импульсов, группу 15 выходов результата работы устройства, группу 16 входов задания режима работы устройства, выход 17 завершения работы устройства, входы 18 и 19 синхронизации устройства, группу 20 адресных входов устройства и группу 21 информационных входов устройства. Группа 21 информационных входов предназначена для подачи параллельной символьной информации на устройство с целью ее регистрации на регистре 3. Запись в регистр производится синхроимпульсом, подаваемым с входа 18. Время хранения символьной информации на регистре 3, т.е. период обновления информации, определяется временем обработки ее в блоке 6. Коммутатор 4 обеспечивает посимвольную коммутацию данных на счетчик 5, управляется кодом группы разрядов Аз. Счетчик 5 фиксирует значение кода соответствующей ячейки блока 6 и производит досчет к нему единицы, если коммутируемый бит символьной информации находится в единичном состоянии. Блок 6 обеспечивает хранение промежуточных вычислений и контрольного элемента. Коммутатор 7 служит для коммутации адресной информации на блок 6 с целью адресации соответствующих ячеек памяти как при записи информации, так и при ее чтении и обнулении. Управляется коммутатор 7 группой разрядов Az от блока 11. Счетчики 8-10 строк, столбцов, диагоналей обеспечивают интегрирование адресных кодов соответствующих характеристик матрицы, хранящейся в блоке 6 памяти. Блок 11 предназначен для хранения микропрограмм, динамическая реализация которых обеспечивается с помощью регистра 12 адресл, регистра 2 микрокоманд и генератора 14 импульсов. Регистр 12 адреса обеспечивает хранение адреса текущего микропрограммного слова на время его исполнения, т.е. на время одного периода импульсов генератора 14. Регистр 2 микрокоманд служит для хранения микрокомандного слова на время одного периода импульсов генератора 14. Триггер 13 обеспечивает запуск генератора 14 импульсов на время выполнения микропрограммы отработки (упаковки) одной символьной посылки, зафиксированной на регистре 3. Генератор 14 импульсов формирует импульсные серии, период следования импульсов в которых определяет динамику работы устройства. Группа 15 информационных выходов обеспечивает выход контрольного элемента из устройства. Группа 16 входов задания режима работы служит для подачи на устройство управляющих кодов, определяющих режим работы устройства (чтение информации, обнуление блока6 и т.д.). Выход 17 предназначен для выдачи сигнала завершения работы устройства, Сигнал обозначает окончание полного преобразования символьной информации в характеристическую (контрольный элемент), Группа 20 адресных входов обеспечивает ввод адресной информации на устройство в режиме чтения информации и установки в нулевое состояние блока 6. Группа разрядов AI блока 11 служит для адресации блока 11 при реализации микропр jrpaMM. Группа разрядов А2 блока 11 формирует управляющий код на коммутатор 7. Группа разрядов Аз блока 11 формирует управляющий код на коммутатор 4. Группа разрядов А блока 11 формирует старшие адресные разряды блока 6. Разряды микрокоманды YI, Y2, Ye, Ya, Y4, YS, Y, обеспечивают соответственно режим (запись-чтение) работы блока 6, формирование синхроимпульса для записи информации в счетчик 5, обнуление триггера 13, формирование счетных импульсов счетчиков 8-10 и обнуляющего сигнала счетчиков 8-10, регистра 12 адреса, счетчика 5 и регистра 3, а также формирование импульса завершения работы устройства. Устройство предназначено для формирования контрольного элемента в виде характеристической матрицы Zaij Saij из символьной матрицы вида an ai2 ai3 aim a21 322 323 a2m аз1 332 азз азт anl ап2 Зпз 3nm получаемой из символьной последовательности вида: (aia2a3a4...ai...ap) (3) С целью упрощения записи выражения (1) переписываем его в вид AI BI Ci А2 62 С2 An где AI 2 aij - сумма m элементов строки; В| 21 aij - сумма n элементов столбJ 1ца; )8-ft-1, Ct 2 aij - сумма S элементов диагона k t ли. . Значения Ai, Bi, Ct определяются количеством единичных элементов на строке, столбце, диагонали соо ветственно. Таким образом, из выражений (1) - (4) видно, что характеристическая матрица формируется из символьной последовательности путем преобразования последней сначала в символьную матрицу, а затем в характеристическую. Характеристическая матрица представляет собой набор характеристик, т.е. соответствующих сумм единичных элемёнгов символьной матрицы, размещенных в строках , столбцах и диагоналях. При зтом элементы диагонали cчиты aются следующим образом. Центральная диагональ содержит элементов и обобщается с характеристиками первой строки и первого столбца. Второй диагональю считывается первая слева от центральной и последняя справа и т.д. Устройство работает следующим обрз-зом. При поступлении символьной информации в параллельном коде с ограниченной разрядностью (например, 16). Символьная информация, подлежащая преобразованию в характеристическую матрицу, т-разрядными словами поступает на регистр 3, где фиксируется синхроимпульсом, поступающим на устройство с входа 18. Этот же синхроимпульс устанавливает в единичное состояние триггер 13, который высоким потенциалом с прямого выхода запускает генератор 14 импульсов. Передним фронтом импульсов от генератора 14 импульсов на регистре 12 адреса фиксируется адрес следующего микрокомандного слова, формируемый группой Ai разрядов блока, 11. При этом на выходе блока 11 появляется значение кода AI, определяющее адрес следующей ячейки. Например, в исходном состоянии регистр 12 адреса обнулен, из нулевой ячейки блока 11 на информационный вход регистра 12 считывается адресный код Ola, тогда первым же фронтом тактовых импульсов этот код (de) фиксируется на регистре адреса, а на его информационный вход поступает следующий (например, 028) код, зафиксирован-, ный разрядами AI в первой ячейке блока 11. Таким образом, регистр 12 адреса совместно с блоком 11 памяти образует генератор микрокомандных слов, необходимых для обработки входной информации. При этом в каждой ячейке блока 11 зафиксированы разряды микрокоманды Yi-Y и группы адресных полей А2, Аз, A/i, обеспечивающие управление работой всех элементов структуры устройства. Все преобразование входной информации производится за m одинаковых (или имеющих незначительное отличие) циклов. .Каждый цикл разбит на три такта, а в каждом такте производится 4-5 шагов. На каждом шаге из блока 11 выбирается одно микропрограммное слово. В 1-ом цикле производится обработка 1-го разряда информационного слова, зафиксированного на регистре 3. . Так как каждый информационный разряд входит в сумму элементов (4) по строкам, столбцам и диагоналям, то этот разряд интегрируется в трех различных ячейках блока 6, принадлежащих трем различным зонам ячеек блока 6. Номер каждой зоны указывается кодом А4. формируемым в блоке 11. В первой зоне (код 012) хранятся m ячеек, интегрирующих сумму единичных злементов соответственно на нулевой, первойт-й строке.

Во второй зоне (код Юг) хранится m ячеек, интегрирующих сумму единичных элементов соответственно нулевого, первогот-го столбца.

В третьей зоне (код 112) хранится m ячеек, интегрирующих сумму единичных элементов соответственно нулевой, первойт-й диагонали.

В процессе выполнения первого такта производится интегрирование единичной информации по строкам; эта операция выполняется за четыре шага.

На первом шаге производится считывание информации из ячейки блока 6, адрес которой определяется счетчиком строки. Считывание информации из блока 6 производится разрядом микрокоманды поступающей на управляющий вход блока 6. Адрес считываемой ячейки подается от счетчика 8 строк через коммутатор 7 на адресный вход блока 6. На старшие адресные разряды блока 6 подается группа разрядов А4 01, а группа Да 01 коммутирует мультиплексо э по первому каналу, к входу которого подсоединен счетчик строк.

На втором шаге производится запись информации, считываемой из блока 6, на счетчик 5. С этой целью из блока 11, кроме сигналов, сформированных на первом шаге, формируется разряд микрокоманды Y2 1, передним фронтом которого информация из блока б параллельно записывается на счетчик 5.

На третьем шаге производится суммирование единичного бита из регистра 3 через коммутатор 4, который управляется кодом АЗ, формируемым в блоке 11. Если соответствующий бит на буферном регистре имеет значение нуля, то суммирование на счетном регистре не производится. Код Аз изменяется на каждом цикле в пределах принятой входной информации, по достижении максимального значения в следующих циклах циклически повторяется.

На четвертом шаге производится запись данных по строке в ячейку памяти блока 6 с прежним адресом. С этой целью разряд микрокоманды принимает значение нуля (остальные разряды микрокоманд такие же, как в первом шаге).

В процессе выполнения второго такта осуществляется интегрирование той же информации, но по столбцам символьной матрицы. Эта операция производится за пять тактов.

На первом шаге второго такта производится считывание данных по соответствующему столбцу из ячейки памяти блока б.

ядрес которой определяется счетчиком 9 столбца. Порядок считывания такой же, как и в предыдущем такте.

На второй шаге второго такта осуществляется запись данных по столбцу в счетчик

5.Порядок записи такой же, как и в предыдущем такте.

На третьем шаге второго такта так же, как и в предыдущем такте, производится 0 суммирование единичного бита с содержимым соответствующей ячейки памяти блока

6,образующей счетчик единичной информации, по указанному счетчиком 9 столбцу. Порядок и условия суммирования определе5 ны при описании третьего шага первого так та.

На четвертом шаге второго такта производится запись измененного содержимого счетчика 5 в ячейку памяти блока 6 по адресу, определяемому счетчиком 9 столбца.

На пятом шаге второго такта формируется разряд микрокоманды, изменяющий содержимое счетчика 9 столбца.

Содержимое третьего такта идентично

5 второму, за исключением того, что. в качестве адреса ячейки памяти блока б используется счетчик 10 диагонали, для чего группой разрядов А2 формируется код А2 112, а на пятом шаге третьего такта формируется разряд микрокоманды, изменяющий содержимое счетчика 10 диагонали.

Поскольку регистр 12 адреса старшими разрядами определяет номер цикла, а младшими - номера такта и шага, то на каждом

5 ртм цикле (р - разрядность входной информационной посылки) на пятом шаге третьего такта формируется микрокоманда Ye 1, обнуляющая триггер 13, который нулевым сигналом запрещает работу генератора 14

0 импульсов, останавливая работу устройства.

Возобновление работы устройства осуществляется синхроимпульсом, поступающим с входа 2 синхронизации, т.е. после

5 получения очередной информационной посылки, составляющей символьную последовательность.

В каждом т-цикле, (где m - принятая разрядность (размер) строки), на пятом шаге

0 третьего такта формируются микрокоманда Y3 1, изменяющая (увеличивающая на единицу) содержимое счетчика 8 строк, и микрокоманда Y5 1,изменяющая (увеличивающая на единицу), содержимое счетчика 10 диаго5 нали.

Таким образом, после обработки каждых m символов к началу обработки информации следующей строки символьной матрицы начальные значения,счетчиков 8 и 10 строк и диагоналей изменяются.

Изобретение относится к вычислительной технике и может быть использовано в устройствах автоматизированного контроля. Целью является повышение достоверности работы устройства. Устройство содержит элемент ИЛИ 1, регистр микрокоманд 2, регистр 3, коммутатор 4, счетчик 5, блок 6 оперативной памяти, коммутатор 7, счетчики 8-10, блок 11 памяти микрокоманд, регистр 12, триггер 13, генератор 14 тактовых импульсов. Устройство позволяет формировать контрольный элемент в виде характеристической матрицы произвольной равмерности. 1 ил.