Устройство для обмена данными Советский патент 1990 года по МПК G06F13/00 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах . для сопряжения локальных подсистем через каналы связи.

Цель изобретения - расширение функциональных возможностей за счет .обеспечения анализа состояния линии связи, диагностики неисправностей и возврата устройства в рабочее состояние.

На фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2 - функциональная схема блока программного сброса; ,на фиг.З - то же, блок связи с магистралью; на фиг.4 - то же, блока формирования диагностических сообщений; на фиг.З - то же, блока согласования и анализа линии связи.

Устройство для обмена данными (фиг.1) содержит блок 1 программного сброса, блок 2 связи с магистралью, блок 3 прерываний, блок 4 формирования диагностических сообщений, блок 5 линейного ввода-вьшода, блок 6 согласования и анализа линии связи, блок 7 микропрограммного управления, тактовый генератор 8, таймер 9, первый блок 10 памяти, управляющий дешифратор 11, второй блок 12 памяти, магистральный адресный вход 13 устройства, магистральный управляющий вход 14 устройства, ма- гисТральньш информационный вход-выход 15 устройства, выход 16 прерьгоа- ния, линейный вход-вькод 17 устройства, шину 18.адреса, шину 19 данных, шину 20 управления, связь 21 между входом 13.устройства и груп- пой адресных входов блоков 1 и 4, связ 22 между входом 14 устройства и группой управляющих входов блоков 1 и 4, связь 23 между выходом блока 1 и входом сброса блока 7, связь 24 между входом-выходом 15 устройства, группой информационных входов-выходов .блока 2 и группой информационных выходов блока 4, связь 25 между выходом подтверждения захвата блока 7 и входом блока 2, связь 26 между вторым выкодом блока 2 и входом запроса захвата блока 7, связь 27 между первым выходом блока 2 и первым входом запроса прерываний блока 3, связь 28 меяоду первым выходом блока и четвертым входом запроса прерывания блока 3, связь 29 между выходом блока 4 и вторым входом запроса прерьгаания блока 3, связь 30 между шестым выходом блока 11 и входом разрешения записи блока 4, связь 31 между вторым выходом блока 6 и третьим входом блока 5, связь 32 между последовательными входами-выходами блоков 5 и 6, связь 33 между первым выходом блока 3 и входом запроса пре- рьшания блока 7, связь 34 между выходом блока 9 и третьим входом за

5

0

5

0

5

0

5

0

5

проса блока 3, связь 35 между первым выходом блока 11 и стробирующим входом блока 3, связь 36 между третьим выходом блока 11 и синхровходом блока 5, связь 37 между вторым выходом блока 8 и синхровходами блоков 9 и 5 соответственно, связь 38 между первым выходом блока 8 и синхровходом блока 7, связь 39 между пятым выходом блока 11 и запускающим входом блока 9, связь 40 между вторым выходом блока 11 и стробирующим входом блока 10, связь 41 между четвертым выходом блока 11 и стробирующим входом блока 12.

Блок 1 программного сброса (фиг.2) содержит элемент 42 сравнения и коммутационное поле 43. Блок 1 осуществляет формирование сигнала Сброс, устанавливающего устройство в исходное состояние. Сигнал Сброс формируется программно по команде от системы верхнего уровня через входы 13, 14. Поступление команды на формирование сигнала Сброс осуществляется для запуска устройства при первоначальном пуске или для перезапуска (выведения устройства из состояния зависания при анализе диагностического сообщения от блока 4) .

Блок 2 связи с магистралью (фиг.З) содержит триггер 44, первый дешифратор 45, первый буфер 46 данных, счетчик 47 адреса, регистр 48 команд и управления, второй буфер 49 данных, второй дешифратор 50. Блок 2 предназначен для организации обмена информационными и управляющими сигналами между системой верхнего уровня и внутренним интерфейсом устройства, а также для формирования сигнала прерывания блоку 7 при перезапуске устройства. Блок 4 формирования диагностических сообщений (фиг,4) содержит бу- ферньй регистр 51, первый дешифратор 52 управления, регистр 53, второй дешифратор 54 управления, триггер 55. Блок 4 осуществляет прием диагностических сообщений от блока 7, формирование сигнала прерьгаания в блок 3, а также вьщачу диагкости- . ческих сообщений в систему верхнего уровня.

Блок 6 согласования и анализа линии связи (фиг.5) содержит демодулятор 56, модулятор 57, первый резис

тор 58, компаратор 59, входной трансформатор 60, состоящий из первичной |И вторичной обмоток, выходной трансформатор 61, содержащий первичную обмотку и две вторичные, второй резистор 62. Блок 6 осуществляет электрическое согласование параметров устройства с параметрами линии связи, обеспечивает модуляцию сигналов, вьйаваемых в линию связи,- и демодуляцию сигналов, принимаемых из линии связи. Кроме того, блок 6 формирует сигнал прерьшания при неисправности линии связи.

Елок 3 прерываний предназначен для формирования сигнала прерывания системе верхнего уровня по сигналам, формируемым блоками устройства в процессе выполнения алгоритма функционирования устройства, и в соответствии с приоритетом, задаваемым блоком 7.

Блок 3 может быть реализован на базе известной микросхемы КР580ВН59.

Блок 5 линейного ввода-вывода . предназначен для побайтного преобразования параллельного кода информации в последовательный код, выдаваемый в линию связи, S. также для преобразования информации в последовательном коде, принимаемой из канала связи, в параллельный код.

Блок 5 может быть выполнен на базе известной микросхемы, например типа КР580ВВ51, и функционирует по известному для этой микросхемы алгоритму.

Блок 7 микропрограммного управления предназначен для организации раб ты блоков устройства и управления обменом данных в соответствии с заданным сетевым протоколом, например известным протоколом HDLC.

Блок 7 может быть выполнен по известной микросхеме, например, КР580ВН80. Назначение входов-выходов и алгоритм реализации команд блока 7 полностью аналогичны известным для микропроцессоров указанного типа.

Тактовый генератор В предназначен для формирования тактовых и синхронизирующих сигналов, координирующих работу блоков устройства..Он может быть выполнен.на известной микросхеме типа К580ГФ24 или INTEL 8224.

Таймер 9 предназначен для формирования временных интервалов, с помощью которых в устройстве контроли

руется правильность выполнения алгоритма функционирования. В качестве таймера 9 может быть использована микросхема интервального таймера ; КР580ВИ53; Таймер 9 функционирует по известному для этого типа микросхем алгоритму.

Первый блок 10 памяти представляет собой оперативное запоминающее устг ройство и предназначен для хранения оперативной информации. Он может быть, вьшолнён на базе известных микросхем К537РУ10.

Управляющий дешифратор осуществляет формирование управляющих, сигналов, инициирующих работу отдельных блоков устройства в процессе реализации алгоритма функционирования.

Второй блок 12 памяти представляет собой постоянное запоминающее устройство для хранения программы функционирования предлагаемого устройства. Он может быть вьтолнен на базе микросхем К556РТ4, К556РТ5, К573РФ4.

Обмен информационными, адресными и управляюпщми сигналами между уст-, ройством и системой верхнего уровня осуществляется через интерфейсную магистраль, которая может быть построена в соответствии с известным интерфейсным протоколом, например ИК1.

Устройство подключается к интерфейсной магистрали через магистральный адресный вход 13, магистральный управляющий вход 14, магистральный информационный вход-выход 15.

Обмен информацией между блоком 7 и блоками 2-5, 9, 10, 12 и вьщача адресных сиг.налов блоку 11,,по которым осуществляется инициализация выбранных блоков, производится че- рез внутреннюю интерфейсную магистраль, содержащую шину 18 адреса, шину 19 данных и шину 20 управления.

Функционирование устройства осуществляется по программе, хранящейся в блоке 12. Вся программа разделена на отдельные программные блоки, время вьтолнения каждого из которых известно. Перед выполнением текущего программного блока код его номера заносится в блок 4, содержи- , мое которого может быть считано системой верхнего уровня. Одновременно блок 7 настраивает таймер 9 на , отсчет времени выполнения текущего v

блока. По окончании вьтолнения текущего программного блока аналогичная процедура осуществляется перед запуском следующего программного блока и т.д.

Устройство работает следующим образом. I

После включения питания система vBepxHero уровня через блок 1 приводи блок 7 в исходное состояние и через блок 2 записывает в отведенную ячейку блока 10 байт рестарта, после чего на первом выходе блока 2 формируется сигнал прерывания, который через блок 3 передается блоку 7.-Бло 7 обращается к блоку 10, считывает байт рестарта и анализирует его.

При начальном запуске блок 7 настраивает блок 5 на прием-передачу и переходит в режим ожидания команды от системы верхнего уровня на передачу информации в линию связи.

Система верхнего уровня обращением к блоку 2 через входы 13, 14 и входы-выходы 15 захватывает внутреннюю интерфейсную магистраль и побайтно осуществляет запись необходимой информации в отведенную область памяти блока 10. -При захвате внутренней интерфейсной магистрали на втором выходе блока 2 формируется сигна Запрос захвата (ЗХВ). По этому сигналу блок 7 на выходе формирует сигнал подтверждения захвата (ПЗХВ) и переводит групповые адресные выходы, информационные входы-выходы и управ- ляю1 1ие выходы, связанные соответственно с шиной адреса, шиной данных и шиной управления внутренней интерфейсной магистрали устройства, в состояние высокого импеданса.

По окончании записи информации в блок 10 система верхнего уровня запи сьшает в отведенную ячейку памяти блока 10 байт признака передачи информации в линию связи.

Блок 7 считьгаает из отведенной ячейки байт признака передачи и побайтно переписьгаает информацию из блока 10 в блок 5.

После передачи первого байта информации в линию связи блок 5 формирует байт словосостояния, в котором он указывает на готовность к передаче следующего байта.

Блок 7 считывает байт словосостояния, анализирует его и по биту

0

s

0

5

0

5

0

5

0

5

готовности вьиает в блок 5 следующий информационный байт.

Перед выдачей информации в линию связи блок 7 настраивает таймер 9 на время, необходимое для передачи информации в линию связи, и одновременно записывает в блок 4 код нома- ра программного блока.

Информация, вьщаваемая в линию связи с блока 5 в последовательном коде, через вход-выход 32 поступает в блок 6. В блоке б осуществляется анализ состояния линии связи.

При коротком замыкании,, линии связи на первом выходе блока 6 формируется сигнал прерьшания, который через блок 3 передается блоку 7. В этом случае блок 7 прекращает передачу информации в линию связи, формртрует диагностическое сообщение для системы верхнего уровня и через внутреннюю интерфейсную магистраль заносит его в блок 4. При этом на выходе бло-, ка 4 формируется сигнал прерывания, который поступает в блок 3 и далее в систему верхнего уровня.

Педед выдачей в линию связи каждого информационного байта блок 7 считывает с блока 5 байт словосостояния и анализирует биты готовности приемника (ГПРМ) и передатчика (ГОРД).

При обрыве линии связи информация, вьщаваемая в линию через вход- выход блока .6, поступает на вход-выход блока 5, который при этом в байте словосостояния формирует бит готовности приемника (ГПРМ). Если в процессе передачи в байте словосостояния появился бит ГПРМ, блок 7 воспринимает это как обрыв линии связи. При этом он прекращает вьщачу информации в блок 5, формирует соответствующее диагностическое сообщение для системы верхнего уровня и вьщает его .в блок 4.

После окончания передачи информации в линию связи блок 7 записьшает в блок 4 код очередного Программного блока, настраивает таймер 9 на время ожидания квитанции из линии связи и переходит в режим ожидания квитанции.,

По поступлении первого байта из линии связи блок 5 в байте словосостояния формирует бит ГПРМ, по которому блок 7 считывает с блока 5 информационный байт и записывает его в отведенную область памяти блока 10. Аналогично принимается вся информация из линии связи. После окончания приема информации из линии связи блок 7 формирует соответствующее сообщение системе верхне-. го уровня и заносит его в блок 4. Н выходе блока 4 формируется сигнал прерывания, который через блок 3 передается системе верхнего уровня. В процессе передачи информации в ли.нию связи в результате воздействи помехи может произойти зависание устройства, которое проявляется выдачей в линию связи несанкционированой бесконечно длинной посьтки информации. В этом случае по истечении контрольного времени, отведенного на передачу информации в линию связи, таймер 9 формирует сигнал прерывания, которьш поступает в блок 3, а из него в блок 7. При этом блок 7 организует повторную вьщачу информации в линию связи. Если в результате повторной вьщачи информации ситуация не меняется, блок 7 формирует диагностическое сообщение систе- ме верхнего уровня и заносит его в блок А. На выходе блока 4 формируетс сигнал прерывания, который через блок 3.передается системе верхнего уровня.

Если в результате воздействия помехи блок 7 находится в таком состоянии, что не реагирует на сигнал прерывания от таймера 9, то возможен вывод устройства из состояния зависания со стороны системы верхнего уровня. При этом система верхнего уровня, определив, что устройство не выполняет заданную функцию, считывает с блока 4 состояние его регистров, анализирует принятую информацию и по результату анализа производит перезапуск устройства. В этом случае система верхнего уровня обращается к блоку 1, в результате на выходе блока 1 формируется сигнал установки блока 7 в исходное состояние. При этом система верхнего уровня может произвести перезапуск устройства как с начальной точки выполнения программы, так и с заданного программного блока. Режим перезапуска определяется содержимым байта состояния рестарта, который заносится системой верхнего уровня в отведенную ячейку памяти блока 10.

o

5

0

Блок 7 nfcjra .воздействия на него сигнала установки считывает из блока 10 байт рестарта и выходит на соответствующий режим функционирования.

Блок 1 работает следующим образом.

На коммутационном лоле 43 устанавливается код адреса, присвоенньй устройству. При сравнении на элементе 42 кода, заданного на коммутационном поле 43, с кодом адреса, сформированным на шине 21, и при наличии управляющего сигнала, поступающего по шине 22, на выходе блока 1 формируется сигнал установки блока 7.

Обмен информацией между устройством и системой верхнего уровня выполняется с помощью блока 2 (фиг.З), которьй функционирует в двух режимах: начальной настройки блока 2 на запись/чтение информации от блока 10; непосредственной процедуры записи/чте- 5 ния информации системой верхнего уровня при работе с блоком 10 устройства.

В режиме начальной настройки бло- . ка 2 система верхнего уровня записывает в счетчик 47 адреса начальный адрес памя.ти блока 10, а в регистр 48 команд и управления - команду Запись (ЗАП) или чтение (ЧТН). При этом система верхнего уровня на нах 21 и 22 формирует соответствута- щие сигналы, которые поступают на депшс1)ратор 45. На выходе дешифратора вырабатывается сигнал, поступающий в буфер 46 данных и разрешающий про- Q хождение информации с шины 24 на счетчик 47 адреса. Одновременно на выходе дешифратора 45 формируется сигнал, который поступает на счетчик 47 адреса и разрешает запись в него информации с шины 24.

При занесении команды ЗАП или ЧТН в регистр 48 команд и управления дещифратор 45 команд вырабатывает сигналы, поступающие в буфер 46 0 данных и на регистр 48 команд и управления. По этим сигналам содержимое шины 24 заносится в регистр 48 команд и управления.

В режиме непосредственной записи/чтения информации при работе с-, , блоком 10 дешифратор 45 по соответствующим сигналам на его входе вырабатывает управляющие сигналы, по которым инициируются буфер 46 и ре0

5

5

5

гистр 48 команд и управления. При этом на выходе 26 блока 2 формируется сигнал ЗХВ, -поступающий на блок 7. В свою очередь блок 7 формирует сигнал ПЗХВ, которьй передается через связь 25 на вход счетчика 47 адреса и подключает его выходы к шине 18 адреса. Кроме того сигнал ПЗХВ поступает на вход дешифратора 45. При этом дешифратор 45 формирует управляющий сигнал, позволяющий информации проходить через буфер 49 . данных на шину 19 данных. Одновременно дешифратор 45 вырабатьшает сигнал управления, который поступает на вход регистра 48 команд и управления. На выходе регистра 48 формируется команда ЗАП или ЧТН, поступающая на шину 20. Для формирования сигнала прерывания блоку 7 дешифратор 45 по сигналам от системы верхнего уровня (шины 21, 22) вырабатывает сигнал установки триггера 44 в единичное состояние. Сброс триггера 44 в нулевое состояние осуществляется сигналом с выхода дешифратора 50 при наличии соответствующих сигналов на шинах 18 и 20, формируемых блоком 7.

Блок 4 (фиг.4) работает следующим образом.

В процессе функционирования устройства в регистр 53 блока 4 записывается код текущего программного блока. Запись производится подачей на входы 18 и 20 соответствующих адресных и управляющих сигналов, формируемых блоком 7. При наличии управляющего сигнала на входе 30 от блока 1 на втором выходе дешифратора 54 управления вырабатьшается сигнал, по которому информация с шины 19 заносится в регистр 53.

По выполнении устройством текущег программного блока в регистр 53 блока 4 заносится код следующего программного блока и т.д.

Считывание кода, хранящегося в регистре 53, осуществляется системой верхнего уровня, если устройство не выполняет заданных функций.

В этом случае при наличии на входах 21 и 22 соответствующих адресных , и управляющих сигналов на втором выходе дешифратора 52 управления формируется сигнал и содержимое регистра передается на выход 24.

5

5

0

5

0

5

0

5

Запись диагностического сообщения в регистр 53 блока 4 осуществляется аналогично описанному вьшге. Однако при этом на первом выходе дешифратора 54 по соответствующему коду адреса на входе 18 формируется сигнал, устанавливающий триггер 55 в единичное состояние. При этом на выходе 29 блока 4 вырабатывается сигнал пре- рьгоания, который через блок 3 передается системе верхнего уровня.

Сброс триггера 55 производится системой верхнего уровня после считывания информации с регистра 53.

Блок 6 (фиг.5) работает следующим образом.

В режиме передачи информации в линию связи информация в последовательном коде через вход-выход 32 поступает на модулятор 57, где осз Ще- ствляется модулирование сигналов, вьщаваемьпг в линию связи.. С выхода модулятора 57 через резистор 58 сигналы поступают на первичную обмотку выходного трансформатора 61.

При подключенной нагрузке (нагрузкой является линия связи с волновым сопротивлением Zg, равным сопротивг- лению резистора 62) на линейном входе-выходе 17 блока 6 вырабатывается сигнал, вьиаваемый в линию связи.

Входной и выходной трансформаторы 60 и 61 совместно с резистором 62 и подключенной линией связи (на фиг.5 в качестве линии связи условно показан резистор Zg) представляют со- .бой уравновешенный мост. Первая и вторая вторичные обмотки выходного трансформатора 61 образуют два одних; плеча моста, резисторы 62 и Zg - два других.

При вьщач.е информации в линию связи потенциал сигнала в точке соединения первой и второй вторичных обмоток выходного трансформатора 61 равен нулю и равен потенциалу в точке соединения резисторов 62 и Z. При этом через первичнзто обмотку входного трансформатора 60 ток не протекает. Таким образом, при согласовании линии связи с линейным входом-выходом блока 6 в режиме передачи информации в линию связи сигнал на входе демодулятора 56 отсутствует.

При рассогласовании линии связи, т.е. когда Z равно бесконечно большому сопротивлению (обрыв линии связи) или нулю (короткое замыкание ли13

НИИ связи), нарушается равновесие моста. В этом случае при вьщаче информации в линию связи через первичную обмотку входного трансформатора 60 начинает протекать ток. При этом на вход демодулятора 56 поступает сигнал с вторичной обмотки входного трансформатора 60, а на первой выходе демодулятора 56 формируется сигнал, извещающий.о наличии информации на входе демодулятора 56.

Таким образом, в режиме вьщачи информации в линию связи наличие сигнала на первом выходе демодулятора 56 свидетельствует об обрыве или коротком замыкании в линии связи.

При коротком замыкании. в линии связи, т.е. когда Z равняется нулю, ток, протекающий через первую и вторую вторичные обмотки выходного трансформатора 61, увеличивается более чем в два раза. Соответственно увеличивается ток, протекающий через первичную обмотку трансформатора 61. При этом увеличивается падение напряжения на резисторе 58, что влечет за собой срабатывание компаратора 59. На выходе компаратора формируется сигнал прерывания, который поступает в блок 3 и далее в блок 7 и извещает его о неисправности линии связи.

Таким образом, в режиме передачи информации в линию связи наличие сигналов в связях 31 и 28 свидетельствует о коротком замыкании в линии связи. Наличие сигнала в.связи 31 и отсутствие сигнала в связи 28 свидетельствует об обрыве линии связи,

В режиме приема информации из линии связи сигналы из линии связи через входной трансформатор 60 поступают на вход демодулятора 56, где де- модулируются. На первом выходе демодулятора формируется потенциал, свидетельствующий о приеме информаци из линии связи, а на втором выходе демодулятора 56 - информационные сигналы в последовательном коде, которые далее поступают на блок 5.

Формула изобретения

to Устройство для обмена данными, содержащее блок связи с магистраилью, блок прерываний, блок линейного вво- да-вызодау тактовый генератор, первый к второй блоки памяти, управляю1599863

14

0

0

5

щий дешифратор, блок микропрограммного управления, группа адресных зьпсодов которого через шину .адреса соединена с группами адресных входов блока прерываний, блока линейного ввода-вывода, первого и второго, бло™ , ков памяти, управляющего дешифратора и группой адресных входов-выходов блока связи с магистралью, группа информационных входов-выходов блока микропрограммного управления через шину данных подсоединена к первой группе информационных входов-выхо5 дов блока связи с магистралью, к . группам информационных входов-выходов первого блока памяти, блока линейного ввода-вывода, блбка прерывания 5 к группе информационных выходов второго блока памяти, группа управляющих выходов блока микропрограммного управления через шину управления соединена.с первой группой управляющих входов-выходов блока связи с магистралью и .управляющими вхо дами блока прерьгоаний, первого к второго блоков памяти, бло.ка линейного ввода-вывода, с первого по четвертый выходы управляющего дешифратора.соединены соответственно со стробирую- щими входами блока прерьшаний, первого и второго блоков памяти, блока линейного ввода-вьтода, блок связи с магистралью через группу адресных входов, вторую группу управляющих . входов, вторую группу информационных входов-выходов подключен к соответствующим магистральным входам- выходам устройства, первый и второй выходы блока связи с магистралью соединены соответственно с первым входом запроса прерьшания блока пре- рьюания и входом запроса захвата блока микропрограммного управления, выход подтверждения захвата которого подключен к стробирующему входу блока связи с магистралью, первый выход блока прерывания соединен с . входом запроса прерывания блока MIIK- ропрограммного управления, синхро- вход которого подключен к первому выходу тактового генератора, второй выход которого соединен с синхровхо- дом блока линейного ввода-вывода,второй выход блока прерываний является прерьшающим выходом устройства,о т .- личающееся тем, что, с целью расширения функциональных возможностей за счет обеспечения анализа

0

5

0

5

0

51

состояния линии связи, в устройство

введены блок программного сброса, блок формирования диагностических сообщений, таймер, синхровход которого соединен с вторым выходом тактового генератора, блок согласования и анализа линии связи, а, запускающий вход таймера - с пятым выходом управляющего дещифратора, щестой выход которого подключен к входу разрешения записи блока формирования диагностических сообщений, стробйрующий выход которого соединен с вторым входом запроса прерьшания блока прерьшаний, третий и четвертый входы запроса которого соединены соответственно с выходом таймера и первым выходом блока согласования и анализа линии связи, второй выход крторого подключен к входу разрешения передачи блока линейного ввода-вывода, последовательный вход-выход которого подключен к информационному входу-выходу блока согласования и анализа линии связи, а линейньш вход-выход блока согласования и анализа связи является линейным входом-выходом устройства,выход блока программного сброса подключен к входу сброса блока микропрограммного управления, группы адресных и управляющих входов блока программного сброса и первые группы адресных и управляющих входов блока формирования диагностических сообщений подсоединены к соответствующим входам устройства, а группа информационных выходов блока формирования диагностических сообщений подключена к магистральным информационным входам-выходам устройства, вторая группа адресных входов блока формирования диагностических сообщений и группа адресных входов таймера через шину адреса подключены к группе адресных выходов блока микропрограммного управления, вторая группа управляющих входов блока формирования диагностических сообщений и группа управляющих входов таймера через шину управления подключены к группе управляющих выходов микропрограммного управления, группа информацион ньк входов блока формирования диагностических сообщений и группа инфор- ;мационных входов-выходов таймера через щину данных соединены с группой информационных входов-выходов блока микропрограммного управления.

0

5

863

16

2, Устройство по п.1, о т л и - чающееся тем, что блок формирования диагностических сообщений содержит буферный регистр, первый и второй дешифраторы управления, регистр, триггер, выход которого является стробирующим выходом блока, R- и S-входы триггера соединены соответственно с первыми выходами первого и второго дещифраторов управления, вторые выходы первого и второго дещифраторов управления соответственно подключены к входам записи буферного регистра и регистра ,информационный вход блока соединен с входом регистра, а его выход - с группой

5

0

5

0

5

информационных входов буферного регистра, выходы которого являются груп0 пой информационных выходов блока, адресные и управляющие входы второго дешифратора управления подсоединены соответственно к вторым группам адресных и управляющих входов блока, адресные и управляющие входы первого дешифратора управления соединены соответственно с первыми группами адресных и управляющих входов блока, стробйрующий вход второго дешифратора управления подключен к входу разрешения записи блока.

3. Устройство по п.1, отличающееся тем, что блок согласования и анализа линии связи содержит демодулятор, модулятор, входной и выходной трансформаторы, первый и второй.согласующие резисторы, компаратор, выход которого является первым выходом блока, первый выход демодулятора соединен с вторым выходом блока, второй выход демодулятора и вход модулятора являются информационным входом-выходом, вход демодулятора через вторичную

с обмотку ВХОДНОГО трансформатора подключен к общей шине блока, выход модулятора через первьй согласующий резистор и первичную обмотку выходного трансформатора подключен к обQ щей шине блока, вход компаратора подсоединен к первому согласующему резистору и первичной обмотке вькод- ного трансформатора, начало первичной обмотки входного трансформатора через второй согласующий резистор соединено с началом первой вторичной обмотки выходного трансформатора, конец которой подключен к началу второй вторичной обмотки выходного

17159986318

трансформатора и концу первичной об- форматора и конец второй вторичной мотки входного трансформатора, нача- обмотки выходного трансформатора яв- ло первичной обмотки входного транс- ляются линейным входом-выходом блока

Изобретение относится к вычислительной технике и может быть использовано для обмена данными между удаленными локальными подсистемами через канал связи. Цель изобретения - расширение функциональных возможностей за счет обеспечения анализа состояния линии связи, диагностики неисправностей и возврата устройства в рабочее состояние. Сущность изобретения состоит в том, что оно позволяет исключить влияние случайных помех на работоспособность устройства, контролировать состояние линии связи в процессе передачи информации, а в случае неисправности линии - формировать диагностическое сообщение о виде повреждения линии связи (обрыв или короткое замыкание). Указанная цель обеспечивается введением новых элементов и связей. Введение блока программного сброса и его связей позволяет системе верхнего уровня при выявлении состояния "зависания" устройства произвести приведение его в рабочее состояние. Введение блока формирования диагностических сообщений с соответствующими связями позволяет осуществить выдачу диагностических сообщений системе верхнего уровня, а в случае "зависания" устройства в результате воздействия помехи распознать факт "зависания" и вывести устройство из нерабочего состояния. Введение блока согласования и анализа линии связи с его связями позволяет распознать повреждение линии связи (обрыв, короткое замыкание) и выдать соответствующее сообщение для принятия оперативных мер по восстановлению линии связи. Введение таймера с его связями позволяет производить контроль выполнения программы функционирования устройства путем контроля времени выполнения отдельных программных блоков и по превышению этого времени выдавать соответствующее сообщение системе верхнего уровня. 2 з.п. ф-лы, 5 ил.

Фиг.1

21 П

п

Jf

41

25

27 21 гг

25 18

Фиг.}

4S

Фиг

24

20 26

19

14

ГТ1

Г II

/ / 2 J Фш.

SI

L

32

. ffS

JL .

// гг

hij

r

55

60

ICP

61

n

59