Микропрограммное устройство управления с динамической памятью Советский патент 1986 года по МПК G06F9/22 

1

Изобретение относится к вычислительной технике и может быть использовано в качестве управляющего блока в системах контроля и управления сбором и обваботкрй информации.

Целью изобретения является повышение быстродействия устройства,

На фиг. 1 представлена функцио- нальная схема предлагаемого устройства , на фиг. 2 и 3 - алгоритм работы микропрограммного устройства управления с динамической памятью, на фиг, 4 - временные диаграммы работы устройства.

Устройство (фиг, 1) содержит первый 1 и второй 2 блоки оперативной памяти микрокоманд, регистр 3 адреса регистр 4 микрокоманд с полями: 4,1 адреса микрокоманды, 4.2 - кода логических условий, 4.3 - микроопераций, счетчик 5 адреса, триггер 6 пуска устройства, первый 7, второй 8, третий 9, четвертый 10 и пятый 11 триггеры управления, мультиплексор 12 логических условий, генератор 13 тактовых импульсов с : ыходами: 13.1 синхропоследовательности ц (первый выход), - синхропоследователь

V

ности I (второй выход), первьй 14 и второй 15 коммутаторы адреса, коммутатор 16 микрокоманд, первый 17 и второй 18 блоки элементов И, третий 19, пятый 20, 21, четвертый 22, шестой 23, первый 24, второй 25,седь мой 26, девятьй 27 элементы И, второй 28, первый 29, третий 30, четвертый 31 элементы ИЛИ, одновибра- тор 32, вход 33 микрокоманд устройства, вход 33.1 признака конца записи, вход 34 логических условий усройства, вход 35 пуска устройства, вход 36 управления записью и счи- тьтанием устройства, вход 36.1 комады Запись, вход 36.2 команды Считывание, выход 37 микроопераций устройства, выход 37,1 признака Конец операции устройства, единичный выход второго 38 (четвертого 39) триггера 8 (10) управления, выход 40 (41) признака конца записи в первый (второй) блок оперативной памяти 1(2) микрокоманд, входы 42 (43) синхронизации первого (второго) блоков оперативной памяти 1(2) микрокоманд, нулевой (единичный) выход 44 (45) пятого триггера 11 управления, выход 46 (47) признака конца счи

1260954

5

0

5

0

0

5

0

тывания 1(2) блока оперативной памяти 1(2) микрокоманд.

Рассмотрим назначение элементов устройства, в котором условно могут быть вьщелены: средства записи хранения и считывания микрокоманд; средства управления 5 средства пуска и синхронизации. .

Средства записи, хранения и считывания микрокоманд предназначены для реализации микропрограмм, поступающих из внешней памяти. К ним отно-. сится первый и второй блоки оперативной памяти 1 и 2 микрокоманд, регистр 3 адреса, регистр 4 микрокоманд,счетчик 5 адреса, первый и второй ком- мутаторц 14 и 15 адреса, коммутатор 16 микрокоманд, блоки 17 и 18 эле- -ментов И, мультиплексор 12, элемент .29 ИЛИ. ,

Блоки оперативной памяти 1 и 2 предназначены для записи, хранения и считывания первой и второй части микропрограммы, поступающей из внещ- ней памяти соответственно. Регистр 3 адреса предназначен для формирования адреса очередной микрокоманды в режиме считывания. Регистр 4 микрокоманд предназначен для записи, хранения и считывания микрокоманд на выход устройства, счетчик 5 адреса предназначен для формирования адреса микрокоманды в режиме записи. Коммутаторы 14 и 15 предназначены для коммутации выходов регистра 3 и счетчика 5 на адресные входы первого и второго блоков оперативной памяти соответственно. Коммутатор 16 предназначен для коммутации выходов блоков оперативной памяти 1 и 2 на вход регистра 4 микрокоманд. Блоки элементов 17 и 18 И предназначены для вьздачи микрокоманд со входа 33 устройства на информационные входы записи блоков оперативной памяти 1 и 2 соответственно. Мультиплексор 12 предназначен для реализации следующей логической функции:

4/ где X ; - значение i-го логического условия на входе 34

Л;МК

, если в соответствукщем

у

разряде поля 4.2 регистра 4 записана если в соответствующем разряде поля 4.2 регистра записан О,

гп - разрядность кода логических условий, поступающих на вход 34 устройства ,

разрядность поля 4,2 логических условий регистра 4, причем 1 2 .

Элемент ИЛИ 29 предназначен для модификации разряда адреса следующей микрокоманды в соответствии со значением проверяемого логического условия.

Средства управления предназначены для управления процессом записи микропрограмм из внешней памяти и процессом реализации микропрограмм. К средствам управления относятся триггеры 7-11, элементы 19-23, 27 И, элементы 28, 30, 31 ИЛИ, одновибратор 32

Элементы 19 И и триггер 7 предназначены для управления записью микрокоманд из внешней памяти в оператив- I ные запоминающие устройств а 1 и 2. Триггер 8 предназначен для хранения команды Запись, поступающей из внешней памяти. Триггер 9 предназначен для хранения команды Считывание. Элемент 20 И предназначен для обнуления триггера 8 в конце процесса записи. Элемент 21 И и одно- вибратор 32 управляют обнулением счетчика 5. Элементы 22 и 23 И, элемент 31 ИЛИ и триггер 10 предназначен для управления считыванием микрокоманд и прерывания считывания, если к моменту перехода к считыванию из блока оперативной памяти 2 микрокоманд запись в последнее еще не закончена. Триггер 11 предназначен для управления коммутатором 16 в процессе считывания микрокоманд. Элемент 27 И предназначен для управления остновом устройства в конце работы. Элементы 28 и 30 ИЛИ управляют работой счетчика 5 в процессе записи микропрограммы.

Средства пуска и синхронизации служат для запуска устройства в начале работы и обеспечения синхронной работы всего устройства. К этим средствам относятся триггер 6, генератор 13, элементы 24-26 И. Триггер 6 служит для запуска генератора 13 по команде Пуск на входе 35. Генератор 13 предназначен для вьщачи тактовых импульсов для синхронизации работы элементов устройства. Элементы 24 и 25 И обеспечивают вьщачу синхроим0

5

0

5

0

5

0

5

5

пульсов последовательности (выход 13.1 генератора 13) на входы синхронизации блоков оперативной памяти 1 и 2. Элемент 26 И позволяет синхронизировать регистр 4 микрокоманд.

Предлагаемое микропрограммное устройство управления с динамической памятью работает в трех режимах: режим записи микрокоманд; режим записи-. считьшания микрокоманд; режим считывания микрокоманд.

Режим записи микрокоманд.

В-исходном состоянии все элементы памяти устройства находятся в нулевом состоянии.

Работа устройства начинается с подачи команды Пуск на вход 35. В результате триггер 6 устанавливается в единичное состояние. Единичным сигналом с выхода триггера 6 выключается генератор 13, который начинает генерировать тактовый импульс син- хропоследовательности, и Т с выходов 13о1 и 13.2 соответственно. После подачи команды Запись на вход 36.1 появляется единичный импульс, который переводит триггер 8 в единичное состояние. В результате этого на его выходе появляется единичный потенциал, который является разрешающим сигналом для элементов 19, 24, 25 И. Так как триггер 7 находится в нулевом состоянии, то единичный сигнал с его нулевого выхода открывает блок 17 элементов И для прохождения информации с входа 33 через блок 17 элементов И на информационный вход блока оперативной памяти 1. Этим же сигналом открывается элемент 24 И для прохождения синхроимпульсов Т, на вход 42 синхронизации блока оперативной памяти 1. По первому тактовому импульсу происходит запись первой микрокоманды по первому адресу в блок оперативной памяти 1. Нулевой адрес формируется счетчиком 5 и поступает на адресный вход блока оперативной памяти 1 через открытый коммутатор 14. По заднему фронту того же импульса с выхода 42 содержимое счетчика 5 увеличивается на единицу через элемент 30 ИЛИ. Так формируется адрес, по которому записывается следующая микрокоманда по очередному синхро- импульсуТ . Далее процесс записи повторяется. Когда будет записана

to

20

25

последняя микрокоманда в блок опе- .ративной памяти 1 с выхода 33.1 по заднему фронту признака конца записи триггер 7 перейдет в единичное состояние. В результате закроется блок 17 элементов И и откроется блок 18 элементов И. При этом признак конца записи с выхода 40 через элемент 28 ИЛИ поступает на вход элемента 21 И, с выхода которого сигнал поступает на вход одновибратора 32. Одновибратор 32 срабатывает по заднему фронту признака с выхода 40 с задержкой которая необходима для разделения момента поступления импульса на счет- 15 ный вход счетчика 5 и моментного обнуления (фиг. 3). Кроме того, единич- ньй потенциал с единичного выхода триггера 7 закрывает коммутатор 14 по входам счетчика 5 и открывает коммутатор 15, закрывает элемент 24 И и открывает элемент 25 И. Описанные переключения обусловливают конец записи в блок оперативной памяти

1и начало в блок оперативной памяти

2с нулевого адреса. Теперь, если в процессе записи первой части микропрограммы на вход 36.2 не поступил единичный.сигнал Считывание, обусловливающий перевод триггера 9 в единичное состояние по очередно1 у синхроимпульсу t, с выхода 13,1 генератора 13, посту- пающе 1у через открытый элемент 25 И на вход синхронизации блока оперативной памяти 2 через открытый блок 18 элементов И, первая микрокоманда второй части микропрограммы запишется

.в блок оперативной памяти 2 по нулевому адресу, который подается с выходов счетчика 5 через открытый по входам счетчика 5 :коммутатор 15 на адресные входы блока оперативной памяти 2. Запись происходит по пефед- нему фронту t , а по заднему с выхода 43 через элемент 30 ИЛИ содержимое счетчика 5 увеличивается на единицу. Далее запись продолжается аналогично до появления признака конца записи, на выходе и 41. Первая из них переводит триггер 7 через открытый элемент 19 И в нулевое состояние, переводя устройство на работу с блоком оперативной памяти 1, Вторая через элементы 28 ИЛИ и 21 И

30

40

J5

50

входа 36.2, на S-вход триггера 10. Последний переходит в единичное состояние, обусловливая переход устрой ства в режим считывания.

Если в процессе записи информации в блок оперативной памяти 1 триггер 9 был переведен в единичное состояние сигналом Считывание с входа 36.2, то по окончании записи информа ции в блок оперативной памяти 1 микрокоманд устройство перейдет в режим записи-считывания микрокоманд.

Режим записи-считывания микрокоманд .

Наличие единичного сигнала на еди ничном выходе триггера 9 обуславли вает открывание элемента 23 И по сиг налу с выхода одновибратора 32, сигналом с выхода которого триггер 10 переводится в единичное состояние. В результате на единичном выходе 39 триггера 10 появляется единичный потенциал, который является разрешающим для прохождения синхроимпульсов 1 с выхода 13.2 генератора 13 через элемент 26 И на синхровход регистра 4, Кроме того, единичный сигнал с выхода 39 совместно с единичным сигналом с первого выхода 44 триггера 11 обусловливает открывание коммутатора 14 по входам регистра 3 адреса. Переключения, обусловливающие начало записи информации 6 в блок оперативной памяти 2, происходят аналогично описанному. Таким образом устройство начинает запись информаци в блок оперативной памяти 2, как бып описано, и считывание информации из блока оперативной памяти 1 (фиг. 2 и 3) происходит параллельно.

По первому синхроимпульсу t с выхода элемента 26 И через открытый ко входам оперативного запоминающего устройства 1 коммутатор 16 первая микрокоманда запишется в регистр 4 по нулевому адресу, который сформирован на выходах регистра 3 и поступает через открытый по его выходам коммутатор 14. С поля 4,3 регистра 4 микрооперации выдаются на выход 37 устройства. Адрес очередной микрокоманды поступает с поля 4.1 регистра

4 на вход регистра 3 адреса. Код логического условия с поля А.2 регисти одновибратор 32 устанавливает счет-55 ра l поступает на управляющие входы

чик 5 в нулевое состояние и разрешает прохождение импульса Считывание, .который был записан в триггер 9 с

входа 36.2, на S-вход триггера 10. Последний переходит в единичное состояние, обусловливая переход устройства в режим считывания.

Если в процессе записи информации в блок оперативной памяти 1 триггер 9 был переведен в единичное состояние сигналом Считывание с входа 36.2, то по окончании записи информации в блок оперативной памяти 1 микрокоманд устройство перейдет в режим записи-считывания микрокоманд.

Режим записи-считывания микрокоманд .

Наличие единичного сигнала на единичном выходе триггера 9 обуславли вает открывание элемента 23 И по сигналу с выхода одновибратора 32, сигналом с выхода которого триггер 10 переводится в единичное состояние. В результате на единичном выходе 39 триггера 10 появляется единичный потенциал, который является разрешающим для прохождения синхроимпульсов 1 с выхода 13.2 генератора 13 через элемент 26 И на синхровход регистра 4, Кроме того, единичный сигнал с выхода 39 совместно с единичным сигналом с первого выхода 44 триггера 11 обусловливает открывание коммутатора 14 по входам регистра 3 адреса. Переключения, обусловливающие начало записи информации 6 в блок оперативной памяти 2, происходят аналогично описанному. Таким образом, устройство начинает запись информации в блок оперативной памяти 2, как быпо описано, и считывание информации из блока оперативной памяти 1 (фиг. 2 и 3) происходит параллельно.

По первому синхроимпульсу t с выхода элемента 26 И через открытый ко входам оперативного запоминающего устройства 1 коммутатор 16 первая микрокоманда запишется в регистр 4 по нулевому адресу, который сформирован на выходах регистра 3 и поступает через открытый по его выходам коммутатор 14. С поля 4,3 регистра 4 микрооперации выдаются на выход 37 устройства. Адрес очередной микрокоманды поступает с поля 4.1 регистра

4 на вход регистра 3 адреса. Код логического условия с поля А.2 регистра l поступает на управляющие входы

мультиплексора 12, на информационные входы 34 которого поступают логические условия. Результат модификации

с выхода мультиплексора 12 поступает на вход элемента 29 ИЛИ, где происходит модификация модифицируемого разряда адреса. По очередному синхроимпульсу f с выхода 13.1 сформированный адрес записывается в регистр 3 адреса. Одновременно первая микрокоманда второй части микропрограммы записывается в оперативное запоминающее устройство 2, как было описано. Считывание второй микрокоманды происходит аналогично тому как быпа считана первая микрокоманда. Происходит процесс одновременной записи микрокоманды в блок оперативной памяти 2 и считывание из блока опера- тивной памяти 1 .

Если до окончания записи информации в блок оперативной памяти 2 появится признак конца считывания на выходе 46 блока оперативной памяти 1, то он проходит через открытые элементы 22 И, 31 ШШ и поступит на R -вход триггера 10, переводя его в нулевое состояние, тем самым закрываются коммутаторы 14 и 15 по входам регистра 3 и элемент 26 И Кроме того, этим же сигналом с выхода 46 триггер 11 переходит в единичное состояние. В результате коммутатор 16 закрывается по выходам блка оперативной памяти 1 и открывается по выходам блока оперативной памяти 2. Единичный сигнал с выхода 45 открывает коммутатор 15 по выходам регистра 3. Нулевой сигнал с вькода 44 закрывает коммутатор 14 по выхода регистра 3. Процесс считывания тормозится до окончания записи информации в блок оперативной памяти микрокоманд. Запись происходит аналогично описанному. По окончании записи единичный сигнал с выхода 41 проходит через элемент 28 ИЛИ на вход элемент 21 И, разрешая прохождение синхроимпульса 1, с выхода 13.1 генератора 13 через элемент 21 И на вход одновиб- ратора 32. По заднему фронту синхроимпульса t, с задержкой на Т, сраба- тьшает одновибратор 32. Единичный импульс с его выхода обнуляет счетчик 5, разрешает прохождение единичного сигнала с единичного выхода тригера 9 на R -вход триггера 10. Триггер 10 переходит снова в единичное состояние. Этим же импульсом разрешается прохождение сигнала с выхода 40 через элемент 20 И на R -вход

10

15

20

25

30

0

5

триггера 8. Так триггер 8 переводится в нулевое состояние, таким образом, отключаютс.т цепи записи информации: коммутаторы 14 по входам счетчика 5, закрываются элементы 24 и 25 И, запрещая синхронизацию блоков оперативной памяти 1 и 2 соответственно. Кроме того, блокируется прохождение сигнала обнуления с выхода 46 на R-вход триггера 10 через элементы 22 И и 31 ИЛИ. Таким образом, после окончания записи информации в второй блок оперативной памяти процесс записи-, информации в устройстве прекра- щается и возобновляется процесс считывания только теперь из блока оперативной памяти 2 благодаря описанным переключениям. Считывание информации из блока оперативной памяти 2 происходит аналогично тому, как было описано для блока оперативной памяти 1. Отличие состоит в том, что теперь регистр 3 адреса через коммутатор 15 подключен к блоку оперативной памяти 2, выход которого через комг утатор 16 подключен к входу регистра 4 микрокоманд. По окончании считывания единичный сигнал с выхода 47 разрешает прохождение признака конца операции с выхода 37.1 через элемент 27 И на R - входы триггеров 6-9, 11 и через элемент 30 ШШ на R- вход триггера 10, что приводит к их обнулению. Б результате устройство переходит в исходное состояние.

Режим считывания микрокоманд. В этот режим устройство переходит, если признак конца считывания из блока оперативной памяти 1 на выходе 46 появляется после завершения процесса записи. Тогда нулевой сигнал с единичного выходка триггера 8 управления записью блокирует элемент 22 И для прохождения обнуляющего сигнала наR-вход триггера 10. Таким образом происходит по сигналу признака на выходе 46 только установка триггера 11 в единичное состояние и в соответствии с этим переключение коммута-. тора 16, как было описано и коммутаторов 14 и 15, т.е. без торможения считывание начинается из блока оперативной памяти 2. Окончание работы устройства в этом случае аналогично тому, как происходило в режиме записи - считьюание микрокоманд.

ормула

9 и 3

1260954

обретения

ро ход ма ро ро вт ми ды (не во ко вы ци му по то вх 1па со вт ма со ми ад

10

Микропрограммное устройство управления с динамической памятью, содер-. жащее первый блок оперативной памя- 5 ти микрокоманд, регистр адреса, счетчик адреса, мультиплексор логических условий, первый коммутатор адреса, генератор тактовых импульсов, первьой элемент И, первый элемент ИЛИ, причем вход логических условий устройства соединен с информационным входом мультиплексора логических условий, выход которого соединен с лервым входом первого элемента ИЛИ, выход которого соединен с модифицируемым разрядом адреса информационного входа регистра адреса, выходы последнего соединены с информационным входом первой группы первого коммутатора адреса, выходы которого соединены с адреснь ш входами первого блока оперативной памяти микрокоманд, выходы счетчика адреса соединены с

15

20

рого и четвертого элементов И, выход регистра адреса соединен с информационными входами первой группы второго коммутатора адреса, выходы которого соединены с адресными входами второго блока оперативной памяти микрокоманд, с первого по N-и выходы первого блока элементов И соеди- (нены с информационными входами первого блока оперативной памяти микрокоманд (N-разрядность микрокоманды), выходы которого соединены с информационными входами первой группы коммутаторов микрокоманд, с первого по N-и выходы второго блока элементов И соединены с информационными входами второго блока оперативной 1памяти микрокоманд, выходы которого соединены с информационными входами второй группы коммутатора микрокоманд, выходы коммутатора микрокоманд соединены с информационными входами регистра микрокоманд, выходы поля адреса которого соединены с информаинформационными входами второй груп- ционными входами регистра адреса, вы

пы первого коммутатора адреса, выход первоЛ элемента И соединен с входом синхронизации первого блока оперативной памяти микрокоманд, отличающееся тем, что, с целью повышения быстродействия, оно дополнительно содержит второй блок оперативной памяти микрокоманд, регистр микрокоманд, триггер пуска, с первого по пятый триггеры управ ления, второй коммутатор адреса, коммутатор микрокоманд, первый и второй блоки элементов И, с второго по девятый элементы И, с второго по четвертый элементы ИЛИ, одновибратор, причем вход пуска устройства соединен с входом установки в 1 триггера пуска, выход которого соединен с входом запуска генератора так- товы:г импульсов, группа входов микрокоманд устройства соединена с группой первых входов первого и второго блоков элементов И, вход признака конца записи микрокоманд устройства соединен с первым входом третьего элемента И, выход которого соединен со счетным входом первого триггера управления, вход команды Запись устройства соединен с входом установки в единицу второго триггера управ- ления, прямой выход которого соединен с вторым входом третьего элемента И и первыми входами первого, вто

10

рого и четвертого элементов И, выход регистра адреса соединен с информационными входами первой группы второго коммутатора адреса, выходы которого соединены с адресными входами второго блока оперативной памяти микрокоманд, с первого по N-и выходы первого блока элементов И соеди- (нены с информационными входами первого блока оперативной памяти микрокоманд (N-разрядность микрокоманды), выходы которого соединены с информационными входами первой группы коммутаторов микрокоманд, с первого по N-и выходы второго блока элементов И соединены с информационными входами второго блока оперативной 1памяти микрокоманд, выходы которого соединены с информационными входами второй группы коммутатора микрокоманд, выходы коммутатора микрокоманд соединены с информационными входами регистра микрокоманд, выходы поля адреса которого соединены с информа0

5

С

55

ходы ПОЛЯ логических условий регистра микрокоманд соединены с управляющими входами мультиплексора логических условий, выходы поля микроопераций регистра микрокоманд являются выходами устройства, выход модифицируемого разряда поля адреса регистра микрокоманд соединен с вторым входом первого элемента ИЛИ, прямой выход первого триггера управления соединен с вторым входом второго блока И, С управляющими входами первого и второго коммутатора адреса, с вторым ..входом второго элемента И, инверсный выход первого триггера управления :оединен с вторым входом первого блока элементов И и вторым входом первого элемента И, N- -l-й выход первого блока элементов И соединен с 5 первым входом второго элемента ИЛИ, N+1-й выход второго блока элементов И соединен с вторым входом второго элемента ИЛИ и первым входом пятого элемента И, выход которого соединен с входом установки в О второго триггера управления, вход команды Считывание устройства соединен с входом установки в 1 третьего триггера управления, прямой выход которого соединен с первым входом шестого элемента И, выход шестого элемента И соединен с входом установки в 1 четвертого триггера управления.

50

выход которого соединен с первыми входом седьмого элемента И и управляющими входами первого и второго коммутаторов адреса, выход второго элемента ИЛИ соединен с первым входом восьмого элемента И, выход которого соединен с входом одновибрат ра, выход одновибратора соединен с входом установки в О счетчика адреса, вторым входом шестого элемента И, вторым входом пятого элемента И, информационные выходы счетчика адреса соединены с информационными входами вторых групп первого и второго коммутаторов адреса, первый выход генератора импульсов соединен с входом синхронизации регистра адреса, вторым входом восьмого элемента И, третьими входами первого и второго элементов И, второй выход генератора импульсов соединен с вторым входом седьмого элемента И, выход которого соединен с входом синхронизации регистра микрокоманд, выход первого элемента И соединен с первым входом третьего элемента ИЛИ, выход которого соединен с счетным входом счетчика адреса, выход второго элемента И соединен с вторым входом третьего элемента Ш1И и входом синхронизации второго блока опера.to

тивной памяти, выход признака конца считывания первого блока оперативной памяти микрокоманд соединен с входом установки в 1 пятого триггера управления и вторым входом четвертого элемента И, выход четвертого элемента И соединен с первым входом четвертого , элемента ИЛИ, выход которого соединен с входом установки четвертого триггера управления, прямой . выход пятого триггера управления соединен с управляющим входом коммутатора микрокоманд и управляющим входом .второго коммутатора адреса, ин- 15 версный выход пятого триггера управления соединен с управляющими входами коммутатора микрокоманд и первого коммутатора адреса, выход признака конца операции О микроопераций регистра микрокоманд соединен с первым входом девятого элемента И, выход которого соединен с входом установки в О пятого триггера управления,вторым входом четвертого элемента ИЛИ, с входом установки в О третьего триггера управления,с входом установки в О триггера пуска, выход признака конца считывания второго блока оперативной памяти микрокоманд соединен с вторым входом девятого элемента И.

0

5

0

Фиг. 2

( )

Фи1.3

Изобретение относится к вычис- . Лительной технике и может быть использовано в качестве управляющего блока в системах контроля и управления сбором и обработкой информации. Цель изобретения - повышение быстродействия устройства. Микропрограммное устройство управления с динамической памятью содержит первый блок оперативной памяти микрокоманд, регистр адреса, счетчик адреса, мультиплексор, первый коммутатор адреса, первый элемент И, первый элемент ИЛИ и генератор тактовых импульсов. Введение . дополнительно второго блока оперативной памяти микрокоманд, регистра микрокоманд, триггера пуска с первого по пятый триггеров управления, второго коммутатора адреса, коммутатора микрокоманд, первого и второго блоков элементов И, с второго по девятый элементы И, с первого по четвертый элементов ИЛИ и одновибратора обеспечивает достижение цели за счет возможности параллельной записи и считывания информации в устройстве. 3 ил. с S сл

Редактор Т. Парфенова

Составитель А. Сошкин

Техред Л.Олейннк Корректор М. Самборская

Заказ 5233/50Тираж 671.Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-33, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Фиг. 4