Устройство для программного управления Советский патент 1991 года по МПК G05B19/408 G05B19/4155 

w

И

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Целью изобретения является экономия объема памяти устройства за счет уменьшения части объема избыточной информации путем введения дополнительных форматов с независимой выдачей кода временного интервала и кода операции с блока памяти при формировании "длинных" команд. Устройство содержит входной счетчик, дешифратор, выходной регистр, блок памяти, элемент задержки, счетчик адреса, вход синхронизации устройства, M регистров сдвига первой группы, N регистров сдвига второй группы, мультиплексор, дополнительный счетчик импульсов, два триггера, M регистров сдвига третьей группы, N регистров сдвига четвертой группы, элементы И - НЕ, ИЛИ, И, ИЛИ - НЕ. 2 ил.

Устройство для программного управления относится к автоматике и вычислительной технике и может быть использовано в качестве устройства управления системами в реальном масштабе времени.

Целью изобретения является экономия объема памяти устройства за счет уменьшения части объема избыточной информации путем введения дополнительных форматов с независимой выдачей кода временного интервала и кода операции с блока памяти при формировании длинных команд.

На фиг. 1 приведена структурная схема предлагаемого устройства; н фиг 2 - временные диаграммы работы.

Устройство для программного управления содержит входной счетчик 1 импульсов, дешифратор 2, выходной регистр 3, блок 4 памяти команд, первый элемент 5 задержки, счетчик 6 адреса, вход 7 синхронизации

устройства, выходная шина 8, m регистров сдвига 9i...9m первой группы, п регистров сдвига 10i,..10n второй группы, мультиплексор 11, дополнительный счетчик 12 импульсов, первый 13 и второй 14 триггеры, m регистров сдвига 15i...15m третьей группы, п регистров сдвига 16i...16n четвертой группы, первый 17, второй 18 и третий 19 элементы И-НЕ, первый 20, второй 21 элементы ИЛИ, элемент И 22, четвертый элемент И-НЕ 23, элемент ИЛИ-НЕ 24, второй элемент 25 задержки, вход 26 установки устройства.

Устройство для программного управления работает следующим образом.

На фиг. 2 показан пример возможных временных диаграмм работы устройства, где а - вход 26 установки устройства; b - вход 7 синхронизации устройства; с - второй выход элемента 5 задержки (каскадное

О

О

а о ел

соединениеодновибраторов); d -третий выход элемента 5 задержки (каскадное соеди- нение одновибраторов); е - первый управляющий выход блока 4 памяти команд; f - второй управляющий выход блока 4 памяти команд; g - выход триггера 13; h - выход элемента И-НЕ 19; I-выход триггера 14; j - выход элемента И-НЕ 17; k - выход элемента ИЛИ 21; I - выход элемента ИЛИ 20; m - выход элемента И-НЕ 18; п - первый выход первого элемента 5 задержки; о - выход переноса (заема) дополнительного счетчика 12 импульсов; р - выход элемента И-НЕ 23.

На временных диаграммах показаны 39 позиций, которым соответствуют изменения режимов работы устройства.

На вход 26 установки устройства подается инверсный импульс, показанный на фиг. 2а, поз. 1, который устанавливает счетчик 6 адреса, второй триггер 14 и через элемент И-НЕ 23 устанавливает в единичное состояние по инверсному выходу триг rep 13, сбрасывает первую 9i...9m, вторую 10i...10n, третью 15i...15m, четвертую 16i...16n группы регистров сдвига.

На вход устройства поступает частота синхронизации устройства, показанная на фиг. 2Ь, поз. 2 и 3, которая, благодаря установке первого триггера 13 (фиг. 2d, поз. 1 и 2) поступает через элемент И 22 на вход разрешения выдачи данных блока 4 памяти команд и вход элемента 5 задержки. Происходит выдача данных с блока 4 памяти команд по адресу, задаваемому счетчиком 6 адреса, с активным состоянием на информационных выходах (ранее блок 4 памяти команд находится в режиме хранения информации по первой и второй информационным группам выходов, а также первому и второму управляющим выходам блока 4 памяти мог находиться в высокоимпедансном третьем состоянии, что позволяет экономить энергию, потребляемую устройством в интервалах между выдачами), чему соответствует фиг. 2е, f, поз. 2-5. Третье состояние показано на временных диаграммах штриховкой вида XXX.

Выходные (т + п + 2) - разрядные данные блока 4 памяти разбиты на первый управляющий выход, второй управляющий выход, первую m-разрядную группу выходов, вторую n-разрядную группу выходов.

В зависимости от кода двухразрядного признака формата на первом и втором управляющих выходах соответственно различают четыре вида формата выдачи данных с блока 4 памяти команд. Формат блока 4 памяти с нулевыми логическими признаками формата на управляющих выходах называется обычным форматом, при этом, во второй n-разрядной группе с выхода блока 4 памяти выдается код интервала времени, а в первой m-разрядной группе с выхода блока 4 памяти выдается код операции.

Формат блока 4 памяти с единичным логическим первым и нулевым логическим вторым признаками формата на первом и втором управляющих выходах называется

0 форматом временного интервала, при этом в первой m-разрядной и второй п-разрядной группе выходов блока 4 памяти выдается (т + поразрядный код временного интервала.

5Формат блока 4 памяти с нулевым логическим первым и единичным логическим вторым признаками на периом и втором управляющих выходах называется форматом кода операции, при этом, в первой

0 m-разрядной и второй п-разрядной группе выходов блока 4 памяти выдается (т + поразрядный код операции. Формат блока 4 памяти с единичным логическим первым и вторым признаками формата на

5 первом и втором управляющих выходах называется обратным форматом, при этом, во второй п-разрядной группе с выхода блока 4 памяти выдается код операции, а в первой m-разрядной группе с выхода блока 4 памя0 ти выдается код временного интервала.

Под обычной командой называется команда, формируемая выдачей одного обычного формата заданной длины, разрядность которой позволяет производить выда5 чу наиболее часто встречающихся команд с кодом операции разрядностью m и кодом интервалов времени между командами разрядностью п.

С целью наиболее эффективного ис0 пользования блока 4 памяти длинные команды, которые встречаются реже обычных команд, выдаются с блока памяти последовательно в виде формата операции, формата временного интервала,

5 обратного формата, число каждого из которых может быть 0, 1, 2, 3, 4 и одной простой командой, завершающей выдачу с блока 4 памяти.

В случае выдачи (формирования) про0 стой команды с выхода блока 4 памяти элемент ИЛИ-НЕ 24 формирует на вход элемента И-НЕ 19, а также вход данных триггера 14 уровень логической единицы, так как на первом и втором входах элемента

5 ИЛИ-НЕ логические нули (фиг. 2е и f, позиции 2-4).

Импульс, показанный на фиг. 2с, поз. 2 и 3, с второго выхода элемента 5 задержки через элемент И-НЕ 19 (фиг. -2h, поз. 2 и 3), поступают на вход записи информации (начальной установки) дополнительного счетчика 12 импульсов, который производит параллельную запись m-разрядного кода временного интервала с блока 4 памяти, а также на вход синхронизации выходного регистра 3, где по фронту -Г происходит запись n-разрядного кода операции с блока 4 памя.и и нулевого кода с выходов вторых 10i...10n, третьих 15i...15m групп регистров сдвига, так как они установлены ранее Код выходного регистра 3 поступает на вход дешифратора 2, который дешифрует информацию и выдает соответствующие команды на выходную шину 8.

Кроме того, импульс с выхода элемента И-НЕ 19 с задержкой переворачивает триггер 13 (фиг. 2д, поз. 4), который запрещает прохождение частоты синхронизации устройства с входа 7 синхронизации устройства через элемент И 23 на вход элемента 5 задержки и на вход считывания блока 4 памяти, вследствие чего прекращается выдача данных с блока 4 памяти

Элемент 5 задержки завершает формирование импульса по первому выходу на счетный вход счетчика (фиг 2п поз 6), который увеличивает (уменьшает в случае обратного счета) величину выходного кода выдаваемого на адресные входы блока 4 памяти на единицу

Триггер 14 установлен в исходное состояние (фиг. 2i, поз 1-10) и, управляя первым мультиплексором 11, подключает входную частоту с входа 7 синхронизации устройства через мультиплексор 11 на счет ный вход дополнительного счетчика 12 им пульсов. В случае формирования простых команд выход переноса входного счетчика 1 отключен и он не принимает участия в формировании временного интервала а поэтому здесь не рассматривается

На дополнительном счетчике 12 импульсов формируется временной интервал между текущей и последующей командой, который завершается формированием отрицательного импульса (фиг 2с поз 9 и 10) на вход элемента 25 задержки и через элемент И-НЕ 23 производит началоную установку первой 9i 9m, второй 10i 10n, третьей 15i...15m, четвертой 16i 16n групп регистров сдвига, устанавливает в единичное состояние триггер 13, который разрешает прохождение частоты синхронизации устройства с входа 7 синхронизации устройства на вход считывания блока 4 памяти и вход элемента 5 задержки Начинается но вая выдача данных

В случае повторной выдачи простых ко манде задержкой на элементе 25 задержки относительно импульса переноса дополнительного счетчика 12 импульсов происходит запись нулевого логического уровня элемента ИЛИ -НЕ 24 в триггер 14 (фиг. 2Г, поз 32) В дальнейшем работа устройства повторяется при поступлении обычных команд.

Рассмотрим работу устройства при использовании длинной команды, считывание которой осуществляется с первых и вторых групп выходов блока 4 памяти после0 довательно в виде I составляющих частей команды с вышеуказанными видами форматов при эгом простой формат является завершающей (последней) составляющей длинной команды

5Пусть на выходе дополнительного счетчика 12 импульсов сформировался отрицательный импульс переноса (заема) (фиг 20, поз 9 и 10) который через элемент И НЕ 23 (фиг 2р, поз 9 и 10) произвел начальную

0 установку первых 9i 9m вторых 10i 10n, третьих 15i 15m четвертых 16i 16n групп регистров сдвига и установил в единичное состояние по инверсному выходу триггер 13, который разрешает прохождение им5 пульсов синхронизации с входа 7 синхронизации устройства на вход элемента 5 задержки и вход считывания блока 4 памяти, который выдает информацию, соответствующую коду адреса счетчика 6 адреса, на

0 первой и второй группе выходов на первые и вторые управляющие выходы (фиг 2е, f. поз 10-13)

Так как первая составляющая данных, выдаваемых с блока 4 памяти при испопь

5 зовании длинной команды отлична от простого формата го на первом и втором управляющих выходах блока 4 памяти код признаков команд на первом и втором управляющих выходах блока 4 памяти отличен

0 от 00, и поэтому на выходе элемента ИЛИ- НЕ 24 при выдаче длинных команд с блока 4 памяти присутствует уровень логического нуля, и появление импульса на втором выходе первого элемента 5 задержки не приво5 дит к изменению состояния триггера 13 (фиг. 2д, поз 10-12)

Элемент 25 задержки с задержкой по отношению к импульсу переноса дополнительного счетчика 12 импульсов производит

0 запись уровня логической единицы в триггер 14, который подключает выход переноса (заема) входного счетчика 1 к счетному входу дополнительного счетчика 12 импульсов В случае выдачи формата временного

5 ин.ервала, для которого код признака 10 с управляющих выходов блока 4 памяти и импульсы синхронизации с второго и третьего выходов первого элемента 5 задержки проходят через элемент И-НЕ 17 и элемент ИЛИ 21 на синхровходы сдвигч первой

9i...9m и четвертой 16i...16a групп регистров сдвига соответственно (фиг. 2J, k, поз. 10- 12). Таким образом, информация с первых и вторых гр/пп выходов блока 4 памяти записывается со сдвигом информации в регистрах 9i...9m в первые и четвертые 16i...16n групп регистров сдвига. Далее блок 4 памяти прекращает выдачу данных, а первый элемент 5 задержки завершает формирование импульса на первом выходе (фиг. 2п, поз. 14), что соответствует очередной смене выходного кода адреса счетчика 6 адреса.

Далее с приходом очередного импульса частоты синхронизации с входа 7 синхронизации устройства повторяется выдача очередных данных с блока 4 памяти по новому адресу, где может быть записан формат кода операции, формат временного интервала, либо обратный формат.

При этом, в случае выдачи с блока 4 памяти формата кода операции импульсы синхронизации с второго и третьего выходов первого элемента 5 задержки проходят через элемент И-НЕ 18 и элемент ИЛИ 20 соответственно на синхровходы сдвига регистров сдвига 10i...10n второй и 15i...15m третьей групп, где записывается информация с выходов второй и первой групп выходов блока 4 памяти (фиг, 2е, m поз. 15 и 16), а в случае обратного кода импульс синхронизации с второго выхода второго элемента 5 задержки проходит через элемент И-НЕ 17 и элемент И-НЕ 18 на соответствующие синхровходы сдвига первой 9i...9m и второй 10i...10n групп регистров сдвига (фиг. 21, m поз. 19 и 20), где записывается информация с выходов первой и второй групп выходов блока 4 памяти соответственно.

Далее блок 4 памяти прекращает выдачу данных, а элемент 5 задержки завершает формирование импульса на первом выходе (фиг. 2п. поз. 17, 18 и 22), что соответствует очередной смене, т.е. увеличению или уменьшению выходного кода адреса счетчика 6 адреса на единицу.

Далее работа устройства в процессе выдачи данных с блока 4 памяти происходит аналогичным образом.

Пусть произошла выдача последней 1-й составляющей данной сложной команды, структуре которой соответствует обычный формат выдачи данных с блока 4 памяти, а значит, первый и второй признаки команд на первом и втором управляющих выходах блока 4 памяти уровни логических нулей, что дешифрирует элемент И Л И-НЕ 24 и выдает на выход уровень логической единицы, который разрешает прохождению импульса с второго выхода первого элемента 5 задержки через элемент И-НЕ 19 н вход записи

триггера 13, импульсы синхронизации первого элемента 5 задержки проходят через элемент ИЛИ 20 и элемент ИЛИ 21 на соответствующие синхровходы сдвига третьей

15i...15m и четвертой 16i...16n групп регистров сдвига (фиг. 2 k и е, поз. 23 и 24).

Таким образом, информация с первых и вторых групп выходов блока 4 памяти записывается со сдвигом информации в четвертые 16i...16n и третьи 15i...15m группы регистров сдвига.

Импульс с второго выхода элемента 5 задержки проходит через элемент И-НЕ 19 и завершает запись информации в выходной регистр 3 с второй группы выходов блока 4 памяти и с выходов второй 10i...10n и третьей 15i...15m групп регистров сдвига (фиг. 2k и I, поз. 23 и 24) завершает параллельные записи (установки) входного счетчика 1 и счетчика 12 импульсов, а также переворачивает по входу записи триггер 13, который запрещает выдачу импульсов синхронизации с входа 7 синхронизации устройства на вход элемента 5 задержки и вход

считывания блока 4 памяти, который переходит в режим хранения. Дешифратор 2 дешифрирует выходной код выходного регистра 3 и выдает новые команды на выходную шину 8 устройства.

Элемент 5 задержки завершает формирование импульсов с первого выхода на счетный вход счетчика 6 адреса, который увеличивает (уменьшает) выходной код счетчика 6 адреса на единицу.

Далее происходит формирование вре- менного интервала путем счета частоты син- хронизации, поступающей с входа 7 синхронизации устройства на последовательно соединенных через мультиплексор

11 входном счетчике 1 и счетчике 12, формирование которого завершается появлением отрицательного импульса на выходе переноса дополнительного счетчика 12 импульсов (фиг. 20, поз. 30 и 31). Работа устройства

при формировании простых (фиг. 2р, поз. 31-39), а также длинных команд повторяется аналогично описанному.

Формула изобретения Устройство для программного управления, содержащее входной счетчик импульсов, дешифратор, выходной регистр, блок памяти команд, первый элемент задержки, счетчик адреса, регистры сдвига первой группы, регистры сдвига второй группы, мультиплексор, дополнительный счетчик импульсов, первый и вторе триггеры, причем вход считывания блока памяти команд соединен с входом первого элемента задержки, первый выход которого соединен со

счетным входом счетчика адреса, выходная шина которого подключена к группе адресных входов блока памяти команд, первая группа m выходов которого соединена с информационными входами последоватепь- ной записи п регистров сдвига первой группы, группа выходов котгрых соединена с группой информационных входов входного счетчика импульсов, выход переноса которого соединен с первым информационным входом мультиплексора, выход которого соединен со счетным входом дополнительного счетчика импульсов, вход ввода информации которого соединен с входом записи выходного регистра, а также с вхо- дом ввода информации входного счетчика импульсов, счетный вход которого соединен с вторым информационным входом мультиплексора, а также входом синхронизации устройства, вторая группа п выходов блока памяти команд соединена с первой группой информационных входов выходного регистра и с информационными входами последовательной записи п регистров сдвига второй группы, группа входов которых соединена с второй группой информационных входов выходного регистра, разрядные выходы которого подключены к выходам дешифратора, группа выходов которого подключена к выходной шине устройства, кроме того, син- хровходы сдвига m регистров сдвига первой группы и п регистров сдвига второй группы объединены соответственно, отличаю щ е е с я тем, что, с целью экономии памяти, в него введены m регистров сдвигу третьей группы и п регистров сдвига четвертой группы, первый, второй, третий и четвертый элементы И-НЕ. первый, второй элементы ИЛИ, элемент И, элемент ИЛИ- НЕ, второй элемент задержки, при этом пер- вая группа m выходов блока памяти команд соединена с группой информационных входов дополнительного счетчика импульсов, а также с информационными входами последовательной записи п регистров сдвига третьей группы, группа выходов которых соединена с третьей группой информационных входов записи выходного регистра соответственно, вторая группа п выходов блока памяти команд соединена с информа- ционными входами последовательной записи m регистров сдвига четвертой группы, группа выходов которых соединена с второй группой m информационных входов входного счетчика импульсов, первый управляю-

щий выход блока памяти команд соединен с первым входом элемента ИЛИ-НЕ, первым входом первого элемента ИЛИ, первым входом первого элемента И-НЕ. выход которого соединен с синхровходом сдвига m регистров сдвига первой группы соответственно, второй управляющий выход блока памяти команд соединен с вторым входом элемента ИЛИ-НЕ, первым входом второго элемента И-НС и с первым входом второго элемента ИЛИ, выход которого соединен с синхровходами сдвига п регистров сдвига четвертой группы соответственно, вход синхронизации устройства соединен со счетным входом входного счетчика импульсов. чторым входом мультиплексора, вторым входом первого элемента И, выход которого соединен с входом считывания блока памяти команд и с входом первого элемента задержки, второй выход которого соединен с первым входом третьего элемента И-НЕ, вторым входом первого элемента И-НЕ, вторым входом второго элемента И-НЕ, выход которого соединен с синхровходами сдвига п регистров сдвига второй группы соответственно, третий выход первого эле- мента задержки соединен с вторым входом второго элемента ИЛИ и с вторым входом первого элемента ИЛИ, выход которого соединен с синхровходами сдвига m регистров сдвига третьей группы соответственно, выход элемента ИЛИ-НЕ соединен с входом данных второго триггера и вторым входом третьего элемента И-НЕ, выход которого соединен с синхровходом первого триггера, с входом записи выходного регистра, входом ввода информации входного счетчика импульсов, а также входом ввода информации дополнительного счетчика импульсов, выход переноса которого соединен с первым входом четвертого элемента И-НЕ, а также входом второго элемента задержки, выход которого соединен с синхровходом второго триггера, выход которого соединен с управляющим входом мультиплексора, кроме того, вход установки устройства соединен с входом ввода информации счетчика адреса, входом сброса второго триггера, вторым входом четвертого элемента И-НЕ, выход которого соединен с входами сброса регистров сдвига первой, второй, третьей и четвертой групп, а также с входом сброса первого триггера, выход которого подключен к первому входу первого элемента И.

и

о

С

d

е

f

9- fi

L j

к t

т n о

P

I Wl

1- ii 11

8

{ №№№№.&Щь

-и

ii; 11 iii-1

I I I I I

- i IP I i I I и i i i I M i i i i i i i : i ij in; i

. - ::-441.- - :f1-b;-.-bf -::: 4хх { 1кфхxx xjljx«x,- ШПЬг

H I I , J ИII I li

Till

xx)Jn Hj&b-H(r )0(xx(ibo(--,yxk-ffxi- . I « r-jT-4-y--

un . x-X)o6oMW w...

-H-iI I

Tl

цi

IT- -гтг-fi i 11i i -.IT-rn-г И-i- I I

I IJ, jI

I I I I I

I II l I MI

.

j jiri kt:.

i-H

T LT IT

i

1

;-.-bf -:::I I li

Till

un . x-X)o6oMW w...

:.

i

1

Фиг. 2