Устройство для умножения Советский патент 1991 года по МПК G06F7/52 

сл

с

Изобретение относится к вычислительной технике и предназначено для быстрого умножения двоичных чисел в дополнительных кодах, а также чисел со знаками с контролем по четности. Целью изобретения является расширение функциональных возможностей за счет умножения чисел в дополнительных кодах, а также чисел со знаками. Устройство содержит блок 1 формирования частичных произведений, блок 2 суммирования, четыре блока 5-8 свертки по модулю два и два элемента ИЗ, 4. 2 ил.

о

00

о

ю

Os

фиг 1

Изобретение относится к вычислительной технике и предназначено для быстрого умножения двоичных чисел в дополнительных кодах, а также чисел с знаками с контролем по четности.

Цель изобретения - расширение функциональных возможностей за счет умножения чисел в дополнительных кодах, а также чисел с знаками.

Па фиг„1 приведена функциональная схема устройства для умножения; на фиго 2 - массив одноразрядных слагаемых 9 поступающих на входы блока сум-

0

Мирования и обрабатываемых в нем, 15 для (п. разрядность множимогоj m -разрядность множителя).

Устройство для умножения (фиг.1) содержит блок 1 формирования частичных произведений, блок 2 суммированияSJQ элементы И 3 и 4, блоки 5-8 свертки по модулю два, входы 9-11 слагаемых q первого по третье устройства, вход 12 множимого устройства, вход 13 множителя устройства, первый 14 25 и второй 15 входы настройки устройства j входы четности множимого 16 и множителя 17 устройства, входы 18-20 четностей слагаемых с первого по третье устройства, выходы старшей 21 и младшей 22 частей результата уст- poucTBas выходы четности старшей 23 И младшей 24 частей результата устройства и выход 25 признака ошибки устройства

Рассмотрим функциональное назначение и реализацию блоков и элементов устройства.

Блоки 1 и 2 реализуют в устройстве функцию наращиваемого умножителя Y ч- М + К L „В случае восьмиразрядных сомножителей X и Y первое М и второе К слагаемое также представляют собой восьмиразрядный двоичный Код, Третье слагаемое I, (L 70000000) Являющееся фактически единицей, используется для введения в соответствующую весовую позицию конечного произведения единицы, преобразующей обратный код ьгаожимого (множителя) в дополнительный (фиг.2).

Если множимое X и множитель Y поступают в устройство в виде чисел без знаков (т.е.. их старшие разряды являются числовыми)5 то на входы 14 и 15 устройства должен подаваться код настройки Устройство в этом случае работает в режиме умноже -шя чисел з беззнаковой форме. При

1689946д

этом третье слагаемое L не до„/- но подаваться в устройство, так как оно может вызывать искажение результата из-за его переполнения, и используется в случае перемножения чисел в дополнительных кодах.

Если множимое X и множитель Y поступают в устройство как числа со знаками (т.е. их старшие разряды являются знаковыми), то на входы 14 и 15 устройства должен подаваться код настройки . Устройство в этом случае работает в режиме умножения чисел с учетом их знаков,

Если в устройство множимое X подается с знаковым разрядом, а множитель

10

ДО

50

55

У - в виде беззнакового числа, то на входы 14 и 15 устройства должен подаваться код настройки . Если в устройство множимое X подается в виде числа без знака, а множитель Y - с знаковым разрядом, то на входы 14 и 15 устройства должен поступить код настройки ,

Вое разрядные слагаемые массива5 кроме разрядов слагаемых II, К и Ls формируются в блоке 1 в соответствии с указанными на фиг„2 логическими выражениями„

Блок 2 суммирования может быть построен на одноразрядных или многоразрядных двоичных сумматорах с функционально зависимостью суммы от переноса либо сумматорах с дублирующим пе-- реносом, как в известном устройствеЕсли блок 2 суммирования построен на одноразрядных двоичных сумматорах с функциональной зависимостью суммы от переноса или на одноразрядных двоичных сумматорах с дублирующим переносом, то в устройстве обеспечивается обнаружение всех ошибок (оди- ночных и групповых), вызываемых его одиночной неисправностью. При исполз- зовании сумматоров с функциональной зависимостью суммы от переноса на выход переносов блока 2 подаются переносы, а при использовании сумматоров с дублирующим переносом - дублирую- шие переносы.

С помощью элементов И 3 и 4 и первого блока 5 свертки по модулю два на выходе последнего формируется значение предсказываемой четности результата устройства в соответствии с выражением (предполагается, что число разрядов как в множимом, так и в мно

О

0

5

У - в виде беззнакового числа, то на входы 14 и 15 устройства должен подаваться код настройки . Если в устройство множимое X подается в виде числа без знака, а множитель Y - с знаковым разрядом, то на входы 14 и 15 устройства должен поступить код настройки ,

Вое разрядные слагаемые массива5 кроме разрядов слагаемых II, К и Ls формируются в блоке 1 в соответствии с указанными на фиг„2 логическими выражениями„

Блок 2 суммирования может быть построен на одноразрядных или многоразрядных двоичных сумматорах с функционально зависимостью суммы от переноса либо сумматорах с дублирующим пе-- реносом, как в известном устройствеЕсли блок 2 суммирования построен на одноразрядных двоичных сумматорах с функциональной зависимостью суммы от переноса или на одноразрядных двоичных сумматорах с дублирующим переносом, то в устройстве обеспечивается обнаружение всех ошибок (оди- ночных и групповых), вызываемых его одиночной неисправностью. При исполз- зовании сумматоров с функциональной зависимостью суммы от переноса на выход переносов блока 2 подаются переносы, а при использовании сумматоров с дублирующим переносом - дублирую- шие переносы.

С помощью элементов И 3 и 4 и первого блока 5 свертки по модулю два на выходе последнего формируется значение предсказываемой четности результата устройства в соответствии с выражением (предполагается, что число разрядов как в множимом, так и в множителе является четным, например 8 или , и т.п.).

1 С2 Ф Рк - Ру ©PM©PN© Рц©Рс ; где С1, С2 - разряды кода настройки; - четности соответственно множимого X и множителя Y:

Pi, PS

PW PN Pl

четности соответственно первого М, второго N и третьего L слагаемых; Г,, - четность переносов блока

V

2 суммирования (или четность дублирующих переносов блока 2, если в нем используются сумматоры с дублирующим переносом) .

В качестве четности Р. может использоваться значение старшего разряда третьего слагаемого L. В этом случае вход 20 устройства подключается к его входу 11 третьего слагаемого

С помощью второго 6 и третьего 7 блоков свертки по модулю два в устройстве образуется значение фактической четности результата (отдельно для старшей и младшей частей результата) 9.которое сравнивается в четвертом блоке 8 свертки по модулю два с значением предсказываемой четности результата о На основе этого сравнения на выходе 25 устройства вырыбатывает- ся или не вырабатывается сигнал ошибки.

Устройство работает следующим образом.

После подачи сомножителей на входы 12 и 13 и кода настройки на входы 14 и 15 устройства в блоке 1 формируются частичные произведения, которые далее поступают в блок 2, где суммируются с учетом весов их разрядов. Одновременно с этим в блок 2 суммирования через входы 9-11 устройства подаются три слагаемых, которые подсуммируются к младшим разрядам произведения сомножителей. После завершения переходного процесса в блоке 2 на его выходах суммы образуется результат в однорядном коде, который поступает на выходы 21 и 22 устройства. Одновременно с выполнением суммирования в блоке 2 возникающие в нем переносы (или дублирующие переносы, если используются сумматоры с дублирующим переносом) поступают на четвертьй вход первого блока 5 свертки по модулю два, где осуществляется

0

5

0

5

0

5

0

5

0

5

их суммирование по модулю два. Па другие входы этого блока подается гро- изведение значений разрядов кода настройки с выхода элемента И 3 и произведение четностей сомножителей с выхода элемента К 4, а также значение четностей первого, второго и третьего слагаемых с входов 18-20 устройства соответственно. На выходе первого блока 5 свертки по модулю два формируется предсказанная четность результата, которая в дальнейшем сравнивается на четвертом блоке 8 свертки по модулю два с фактической четностью результата, образованной на выходах второго 6 и третьего 7 блоков свертки по модулю два. В случае несовпадения значений фактической и предсказываемой четностей результата на выходе 25 устройства вырабатывается сигнал ошибки..

Формула изобретения

Устройство для умножения, содержащее блок формирования частичных произведений, блок суммирования, первый элемент И и четыре блока свертки по модулю два, причем входы множимого и множителя устройства соединены соответственно с первым и вторым входами блока формирования частичных произведений, выход которого соединен с первым входом блока суммирования, второй и третий входы которого соединены соответственно с входами первого и второго слагаемых устройства, входы четностей множимого и множителя которого соединены соответственно с первым и вторым входами первого элемента И, выход которого соединен с первым входом первого блока свертки по модулю два, второй и третий входы которого соединены соответственно с входами четности первого и второго слагаемых устройства, выходы старшей и младшей частей результата которого соединены соответственно с выходами старших и м здших разрядов суммы блока суммирования и входами второго и третьего блоков свертки по модулю два, выходы которых соединены соответственно с первым и вторым входами четвертого блока свертки по модулю два и выходами четности старшей и младшей частей результата устройства, выход признака ошибки которого соединен с выходом четвертого блока свертки

по модулю два, третий вход которого соединен с выходом первого блока свертки по модулю два, четвертый вход которого соединен с выходом переносов блока суммирования, отличающееся тем, что, с целью расширения функциональных возможностей за счет умножения чисел в дополнительных кодах, а также чисел со знаками, в него введен второй элемент И, первый и второй входы которого соединены соответственно с

PI4

PI3

PI2

РП

ПО

РЭ

третьим и четвертым входами блока формирования частичных произведений и первым и вторым входами настройки устройства, вход третьего слагаемого и вход четности третьего слагаемого которого соединены соответственно с четвертым входом блока суммирования и пятым входом первого блока свертки по модулю два, шестой вход- которого соединен с выходом второго элемента И.

Р7

Рб

PS

РЗ

PI

РО