Цифровой линейный интерполятор Советский патент 1992 года по МПК G05B19/18 G05B19/4103 

Описание патента на изобретение SU1709269A1

Изобретение относится к автоматике и вычислительной технике, ч частности к устройствам управления двухкоординатным приводом в графопостроителях.

Известен интерполятор, содержащий блок управления, генератор импульсов, делитель частоты, первый и второй счетчики, первый и второй блоки сравнения, первый регистр приращения (ДХ) и второй регистр приращения (Л Y), третий и четвертый счетчики, а также третий и четвертый блоки сравнения.

Недостатком данного интерполятора является его сложность, так как он полностью симметричен для обеих координат, что требует одинакового количества разрядов соответствующих счетчиков, блоков сравнения и регистров как для оси X, так и для оси У.

Известен также интерполятор, содержащий счетчики координатных приращений, блок управления нормализацией приращений, координатные регистры сдвига, счетчик конца цикла, координатные делители частоты и генератор импульсов.

Однако указанный интерполятор характеризуется невысоким быстродействием, так как интерполяция вектора осуществляется короткими отрезками переменной длины и переменной крутизны от отрезка к отрезку, причем эти изменения кратны периоду генератора импульсов, эти изменения могут привести к выходу ШД меньшего приращения из синхронизма.

Наиболее близким к предлагаемому является цифровой линейный интерполятор, содержащий регистр хранения коэффициента деления, буферный регистр констант, первый и второй счетчики импульсов, делитель частоты, первый D-триггер, генератор импульсов, выход которого соединен с первым входом элемента И, группа информационных входов регистра хранения коэффициента деления соединена с первой информационной шиной линейного интерполятора, а разрядные выходы - с группой информационных входов первого счетчика импульсов,тактовый вход которого соединен с тактовым входом делителя частоты и с выходом элемента И, второй вход которого соединен с инверсным выходом первого Dтриггера, D-вход которого соединен с входом логической единицы линейного интерполятора, управляющий записью вход которого соединен с С-входами регистра хранения- коэффициента деления и буферного регистра констант.

Недостаток известного устройства обусловлен невысокой точностью, так как погрешность выхода в заданную точку зависит от длины вектора при выбранном коэффициенте деления делителя частоты. Выбранный коэффициент деления делителя частоты обеспечивает допуск на погрешность для векторов не более определенной длины. В случае, если требуется вычертить вектор еще большей длины, то погрешность выхода в заднную точку превысит допустимую, и, чтобы сохранить ее в пределах допуска для векторов большей длины, требуется еще увеличивать коэффициент деления делителя частоты. Так, например, для поддержания соотношения частот на выходах интерполятора с точностью до. второго знака необходимо иметь шесть двоичных разрядов делителя частоты, а с точностью до третьего знака - десять, при этом все равно погрешность из-за неучтенного четвертого и последующих знаков будет сказываться на более длинных векторах.

Цель изобретения - повышение точности работы при исключении зависимости погрешности выхода в заданную точку от длины вектора при выбранном коэффициенте деления делителя частоты.

Поставленная цель достигается тем, что в цифровой линейный интерполятор, содержащий регистр хранения коэффициента деления и буферный регистр констант, первый и второй счетчики импульсов, делитель частоты, первый D-триггер, генератор импульсов, выход которого соединен с первым входом элемента И, группа информационных входов регистра хранения коэффициента деления соединена с первой информационной шиной линейного интерполятора, а разрядные выходы с группой информационных входов первого счетчика импульсов,

тактовый вход которого соединен с тактовым входом делителя частоты и с выходом элемента И, второй вход которого соединен с инверсным выходом первого D-триггера, D-вход которого соединен с входом логической единицы линейного интерполятора, управляющий записью вход которого соединен с С-входами регистра хранения коэффициента деления и буферного регистра констант, введены третий и четвертый

5 счетчики импульсов, второй D-триггер, два элемента ИЛИ, три формирователя импульсов, выход делителя частоты через первый формирователь импульсов соединен с выходом большего приращения линейного интерполятора и с тактовым входом второго счетчика импульсов, группа информационных входов которого подключена к второй информационной шине линейного интерполятора, а С-вход соединен с управляющим

5 записью входом линейного интерполятора и с первыми входами первого и второго элементов ИЛИ, а выход второго счетчика импульсов соединен с S-входом первого D-триггера, прямой выход которого является выходом Останов линейного интерполятора, управляющий вход HY которого соединен с С-входом первого D-триггера, инверсный выход которого соединен с Rвходами второго О-триггера и делителя частоты, а R-вход - с управляющим входом Пуск линейного интерполятора, управляющий вход Коррекция коэффициента деления которого соединен с вторым входом первого элемента ИЛИ, третий вход которого через второй формирователь импульсов подключен к выходу четвертого счетчика импульсов и второму тактовому входу регистра хранения коэффициента деления, первый тактовый вход которого подключен к выходу

5 третьего счетчика импульсов, группа информационных входов которого соединена соответственно с выходами буферного регистра констант, а тактовый вход третьего счетчика импульсов соединён с тактовым

0 входом четвертого счетчика импульсов и первым выходом третьего формирователя импульсов, второй выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с С-входом

5 первого счетчика импульсов, выход которого соединен с S-входом второго D-триггера, D-вход которого подключен к входу логического нуля линейного интерполятора, Свход соединен с выходом элемента И. а выход соединен с входом третьего формиро-.

вателя импульсов и с выходом меньшего приращения линейного интерполятора, третья информационная шина которого соединена с группой информационных входов буферного регистра констант, на группу информационных входов четвертого счетчика импульсов подается двоичный код числа 100. а С-вход четвертого счетчика импуль сов соединен с С-входом третьего счетчика импульсов и с выходом первого элемента ИЛИ.

На фиг. 1 представлена электрическая функциональная схема цифрового линейного интерполятора; на фиг. 2 - временные диаграммы формирования выходных частот интерполятора; на фиг. 3 - временные диаграммы синхронизации работы интерполятора; на фиг. 4 - процесс интерполяции.

Цифровой линейный интерполятор содержит регистр 1 хранения коэффициента деления и буферный регистр 2 констант, первый 3 и второй 4 D-триггеры, с первого по четвертый счетчики 5-8 импульсов, делитель 9 частоты, генератор 10импульсов, элемент И 11, первый 12 и второй 13 элементы ИЛИ, первый, второй и третий формирователи 14-16 импульсов, первую, вторую и третью информационные шины 17-19, управляющий записью вход 20, вход 21 начальной установки, управляющий вход 22 Пуск, управляющий вход 23 коррекции коэффициента деления, выход 24 меньшего приращения, выход 25 Останов и выход 26 большего приращения, причем группа информационных входов регистра 1 хранения коэффициента деления соединена с первой информационной шиной 17 линейного интерполятора, вторая информационная шина 18 которого соединена соответственно с группой информационных входов второго счетчика 6 импульсов, выход которого соединен с S-входом D-триггера 3, D-вход которого соединен с входом логической единицы линейного интерполятора, а Свход соединен с входом 21 начальной установки линейного интерполятора, управляющий вход 22 Пуск которого соединен с Н входом первого D-триггера 3, прямой выход которого является выходом 25 Останов линейного интерполятора, а инверсный выход соединен с R-входами делителя 9 частоты и второго D-триггера 4 и подключен к второму входу элемента И 11, первый вход которого соединен с выходом генератора 10 импульсов, а выход - с тактовыми входами, делителя 9 частоты и первого 5 счетчика импульсов, а также с С-входом второго D-триггера 4, D-вход которого подключен к входу логического нуля линейного интерполятора, а выход является выходом

24 меньшего приращения линейного интерполятора и соединен с входом третьего формирователя 16 импульсов, при этом выход делителя 9 частоты через первый формирователь 14 импульсов соединен с тактовым входом второго счетчика 6 импульсов и подключен к выходу 26 большего приращения линейного интерполятора, информационная шина которого соединена соответственно к группой информационных входов буферного регистра 2 констант, выходы которого соединены с группрй информационных входов третьего 7 счетчика импульсов. С-вход которого соединен с С-входом чет5 вертоговсчетчика импульсов, на группу информационных входов которого подается двоичный код числа 100, и подключен к выходу первого элемента ИЛ И 12, первый вход которого соединен с первым входом второго

0 элемента ИЛИ 13 и подключен к входу 20, управляющему записью линейного интерполятора, вход 23 коррекции коэффициента деления которого соединен с вторым входом первого элемента ИЛИ 12. третий вход

5 которого через второй формирователь 15 импульсов подключен к выходу четвертого счетчика 8 импульсов и соединен с вторым тактовым входом регистра 1 хранения коэффициента деления, первый тактовый вход

0 которого подключен к выходу третьего счетчика 7 импульсов, тактовый вход котчзрого соединен с тактовым входом четвертого счетчика 8 импульсов и подключен к первому выходу третьего формирователя 16 импульсов, второй выход которого соединен с вторым входом второго элемента ИЛИ 13, выход которого соединен с С-входом первого счетчика 5 импульсов, выход которого соединен с S-входом второго D-триггера 4,

0 а группа информационных входов соединена соответственно с выходами регистра 1 хранения коэффициента деления. С-вход которого соединен с С-входами буферного регистра 2 констант и второго счетчика 6

5 импульсов и подключен к входу 20, управляющему записью линейного интерполятора. Регистр 1 служит для приема и хранения величины (Р/ m)/n, являющейся коэффициентом деления для меньшего приращения

0 (Кдед). где m - большее приращение (БП); п - меньшее приращение (МП); Р - коэффициент деления делителя частоты, равный десяти. Таким образом, по первой информационной шкале 17 в регистр 1 записывается коэффициент деления, умноженной на 10, т.е. с учетом первого знака.

По второй информационной шкале 18 во второй счетчик 6, работающий на вычитание, записывается большее приращение М, определяющее длительность интервала интерполяции. По третьей информационной шине 19 в регистр 2 записывается число 100-ОСТ, где ОСТ - остаток от деления большего приращения на меньшее с точностью до третьего знака, но без первого знака, который учитывается в Кдел.

Например, , , тогда отношение БП/МП 4.348, отсюда , 100-0СТ 52. Запись в регистры 1 и 2, счетчик 6 и первоначальная запись в счетчик 5 содержимого регистра 1, в счетчик

7содержимого регистра 2 и в счетчик 8 числа 100 осуществляются нулевым уровнем импульса, поступающего на вход 20 интерполятора, причем для счетчика 5 этот импульс поступает через первый вход второго элемента ИЛИ 13, а для счетчиков 7 и

8- через первый вход первого элемента ИЛИ 12.

Управляющий вход 23 интерполятора Кдел Ц позволяет отключить коррекцию Кдел в случае, если Кдел есть целое число, т.е. . Поэтому если на выходе 23 имеется уровень логического нуля, то счетчики 7 и 8 не изменяют своего состояния с приходом .тактовых импульсов с первого выхода третьего формирователя 16 импульса, следовательно, на выходах счетчиков 7 и 8 сохраняется уровень логической единицы и состояние регистра 1 не изменяется. Первый D-триггер 3 устанавливается в единичное состояние по прямому выходу через вход 21 HY (формирователь импульса установки в начальное состояние по включению питания не показан) и по сигналу с выхода счетчика 6. Такое состояние D-триггера 3 блокирует работу интерполятора, так как с его инверсного выхода сигнал логического нуля сбрасывает делитель 9 частоты и второй D-триггер 4 и блокирует поступление импульсов с генератора 10 через элемент И 11 на тактовые входы счетчика 5, делителя 9 частоты и D-триггера 4.

Вход 22 Пуск переустанавливает Dтриггер 3, прямой выход которого является вторым выходом 25 интерполятора Останов, по состоянию которого можно судить о конце процесса интерполяции. Делитель 9 частоты имеет коэффициент деления, равный 10, и импульсы с его выхода через первый формирователь 14 импульса поступают ма счетный вход счетчика 6 и на третий выход 26 интерполятора, на котором присутствуют,импульсы для координаты большего приращения.

На первый выход 24 интерполятора импульсы для координаты меньшего приращения формируются на D-триггере 4 двумя сигналами: сигналом с выхода счетчика 5 D-триггер 4 устанавливается в состояние логической единицы, а по сигналу с выхода элемента И 11 - в состояние логического нуля.

Все элементы интерполятора могут

быть реализованы на микросхемах серии К555, третий формирователь 16 импульса имеет два выхода, причем импульс на втором его выходе появляется после того, как пройдет некоторое время после окончания

импульса на его первом выходе. Такой формирователь может быть реализован на цепочке одновибраторов, собранных на микросхемах К555АГЗ, или на триггерах с соответствующей временной растактовкой,

или другими известными способами.

Интерполятор работает следующим образом.

При включении питания на входе 21 появляется импульс начальной установки (фиг.

26), который устанавливает интерполятор в исходное состояние, т.е. на выходе Останов присутствует уровень логической единицы (фиг. 2в), делитель 9 частоты и D-триггер 4 обнулены и на выходе элемента

И 11 импульсы с генератора отсутствуют.

В этом состоянии по сигналу нулевого уровня на входе 20 в интерполятор записывается исходная информация о векторе: в регистр 1 и далее в счетчик 5 Кдел, в регистр

2 и далее в счетчик 7 100-ОСТ, в счетчик 6 большее приращение m и в счетчик 8 всегда двоичный код числа 100. Предположим, что шагов, шагов, тогда отношение БП/МП 1.364, откуда

,- 100-ОСТ 36.

Таким образом, в регистр 1 и счетчик 5 записан двоичный код числа 13, в регистр 2 и счетчик 7 - двоичный код числа 36, в счетчик 6 - двоичный код числа 300, в счетчик 8

-двоичный код числа 100.

С появлением импульса на входе Пуск (фиг. 2г) D-триггер 3 перебрасывается и своим инверсным выходом разблокирует элемент И 11, на выходе которого появляются

импульсы с генератора 10 (фиг. 2а), поступающие на С-вход делителя 9 частоты, на выходе которого после пятого входного импульса появляется перепад, а после десятого - срез (фиг. 2а, д). По срезу формирователь 14 формирует импульс длительностью тГр, который поступает на счетный вход счетчика 6, уменьшая его состояние на единицу, и т.д. Таким образом, после формирователя 14 на выходе большего приращения имеется последовательность импульсов с периодом TO и длительностью импульса, равной Го(фиг. 2е).

Одновременно импульсы с выхода элемента И 11 поступают на счетный вход счетчика 5 и С-вход D-триггера 4. На выходе D-триггера 4 подтверждается нулевой логический уровень/а счетчик 5 уменьшает свое состояние с каждым импульсом с генератора. Так как в него был записан двоичный код числа 13. то по срезу тринадцатого тактового импульса на выходе счетчика 5 появляется сигнал нулевого логического уровня (фиг. За, 6), который устанавливает D-триггер 4 в единичное состояние (фиг. Зв). С появлением перепада четырнадцатого импульса с генератора 10 импульсов D-триггер 4 сбрасывается и т.д. Таким образом, на выходе меньшего приращения интерполятора формируется последовательность импульсове периодом То и длительностью Го (фиг. 2ж. д).

По переднему фронту импульса на выходе меньшего приращения интерполятора формирователь 16 импульса формирует на своих выходах два импульса одинаковой длительности, расставленных один относительно другого на время, равное Го /2 (фиг. Зг-eJ. Импульс с первого выхода формирователя 16 поступает на счетные входы счетчиков 7 и 8. одновременно уменьшая их содержимое на единицу, а импульс с второго выхода формирователя 14 через второй вход злемента ИЛИ 13 поступает на С-вход счетчика 5. по которому в счетчик вновь записывается содержимое регистра 1 (в данном случае двоичный код числа 13) и т.д. Это продолжается до тех пор. пока на счетчик 7 не поступит 36 импульсов с первого выхода формирователя 16. тогда на выходе счетчика 7 формируется импульс, который поступает на первый счетный вход регистра 1 и увеличивает его содержимое на единицу (фиг. Зж). т.е. значение Кдел, записанное в регистре 1 в данном случае становится равным 14. Содержимое счетчика 8 в момент появления импульса на выходе счетчика 7 равно 64, так как счетчики 7 и 8 работают одновременно и в счетчик 8 первоначально записан двоичный код числа 100.

Процесс интерполяции продолжается аналогично, только период Та последовательности импульсов на выходе меньшего приращения равен 14 То. Так продолжается до тех пор, пока счетчик 8 не сосчитает 64 импульса с первого выхода формирователя 14. В этот момент на выходе счетчика 8 появляется импульс, который поступает на второй счетный вход регистра 1, уменьшая его содержимое на единицу. Содержимое регистра 1 вновь становится равным 13. В свою очередь, по срезу импульса с выхода счетчика 8 срабатывает формирователь 15, выходной сигнал которого поступает на третий вход злемента ИЛИ 12 и далее на С-входы счетчиков 7 и 8, устанавливая их в первоначальное состояние, т.е. содержимое счетчика 7 равно 36, а содержимое счетчика 8 равно 100 (фиг. За, и) и т.д. Таким образом, цикл интерполяции равен ста шагам по координате меньшего приращения, при этом путь Si (фиг. 4) пройден с , а путь $2 -с . Окончание работы интерполятора происходит в момент времени, когда счетчик 6 досчитает до нуля, при этом сигнал с его выхода устанавливает D-триггер 3 в 1 и интерполятор переходит в исходное состояние. После загрузки данных о следующем векторе процесс интерполяции происходит аналогично. Если на входе 23 интерполятора Кдел присутствует уровень логического нуля, т.е. , то счетчики 7 и 8 блокированы сигналом с выхода элемента ИЛИ 12 и коррекции коэффициента деления не происходит. Оценим погрешность интерполяции исходя из условия, что обычно шаг в графопостроителях равен 0.025 мм. Если шаг по координатам равен 25 мкм, то на каждом шаге по координате меньшего приращения при для данного примера погрешность равна 0,025 мкмх64. Таких шагов на участке Si 36. поэтому в конечной точке первого участка погрешность составляет величину 0,025x64x36 57,6 мкм. При погрешность на каждом шаге равна 0,025 мкмхЗб, а всего таких шагов 64, поэтому погрешность в конце участка S2 равна 0,025x36x64 57,6 мкм, но на этом частке погрешность имеет обратный знаю, так как на участке Si наклон траектории больше исходной прямой, а на участке S2 меньше, и в конце цикла интерполяции погрешность равна нулю. Но на самом деле окончание процесса интерполяции может произойти в любой точке на участке Si+Sa в зависимости от координаты большего приращения, поэтому какая-то Погрешность всегда присутствует, В наихудшем случае, когда , Х50, т.е. пути Si и S2 одинаковы и окончание процесса интерполяции (т.е. окончание перемещения) происходит в конце пути Si, погрешность составляет величину 0,025x50x50 62,5 мкм, но для графопостроителей эта величина очень мала, так как обычно погрешность задается на порядок больше.

Таким образом, точность предлагаемого устройства по сравнению с известным выше, так как погрешность выхода в заданную точку не зависит от длины вектора при постоянном коэффициенте деления делителя частоты, равном десяти, и не превышает величины, равной 62,5 мкм. т.е, предлагаемое устройство можно использовать в графопостроителях любого формата.

Формула изобретения Цифровой линейный интерполятор, содержащий регистр хранения коэффициента деления и буферный регистр констант, первый и второй счетчики импульсов, делитель частоты, первый О-триггер, генератор импульсов, выход которого соединен с первым входом элемента И, группа информационных входов регистра хранения коэффициента деления соединена с первой информационной шиной линейного интерполятора, а разрядные выходы - с группой информационных входов первого счетчика импульсов, тактовый вход которого соединен с тактовым входом делителя частоты и с выходом элемента И, второй вход которого соединен с инверсным выходом первого Dтриггера, D-вход которого соединен с входом логической единицы линейного интерполятора, управляющий записью вход которого соединен с С-входами регистра хранения коэффициента деления и буферного регистра констант, о т л и ч а ю щ и и с я тем, что, с целью повышения точности в работе при исключении зависимости погрешности выхода в заданную точку от длины вектора при выбранном коэффициенте деления делителя частоты, введены т эетий и четвертый счетчики импульсов, второй Dтриггер, два элемента ИЛИ. три формирователя импульсов, выход делителя частоты через первый формирователь импульсов соединен с выходом большего приращения линейного интерполятора и с тактовым входом второго счетчика импульсов, группа информационных входов которого подключена к второй информационной шине линейного интерполятора, а С-вход соединен с управляющим записью входом линейного интерполятора и с первыми входами первого и второго элементов ИЛИ, а выход

второго счетчика импульсов соединен с Sвходом первого D-триггера, прямой выход которого является выходом Останов линейного интерполятора, управляющий вход

HY которого соединен с С-входом первого D-триггера, инверсный выход которого соединен с R-вхОдами второго D-триггера и делителя частоты, а R-вход - с управляющим входом Пуск линейного интерполятора.

управляющий вход Коррекция коэффициента деления которого соединен с вторым входом первого элемента ИДИ, третий вход которого через второй формирователь импульсов подключен к ВЫХОДУ четвертого

счетчика импульсов и второму тактовому входу регистра хранения коэффициента деления, первый тактовый вход которого подключен к выходу третьего счетчика импульсов, группа информационных входов

которого соединена соответственно с выходами буферного регистра констант, а тактовый вход третьего счетчика импульсов соединен с тактовым входом четвертого счетчика импульсов и с первым выходом

третьего формирователя импульсов, второй выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с С-входом первого счетчика импульсов, выход которого соединен с S-входом

второго D-триггера, D-вход которого подключен к входу логического нуля линейного интерполятора, С-вход соединен с выходом элемента И. а выход - с входом третьего формирователя импульсов и с выходом

меньшего приращения линейного интерполятора, третья информационная шина которого соединена с группой информационных входов буферного регистра констант, на группу информационных входов четвертого

счетчика импульсов подается двоичный код числа 100, а С-вход четвертого счетчика импульсов соединен с С-входом третьего счетчика импульсов и с выходом первого элемента ИЛИ.

Фиг.

Похожие патенты SU1709269A1

название год авторы номер документа
Линейный интерполятор 1989
  • Пурцхванидзе Давид Ардалионович
  • Челидзе Григорий Давидович
SU1695267A1
ЛИНЕЙНО-КРУГОВОЙ ИНТЕРПОЛЯТОР 1991
  • Плетнев Евгений Георгиевич
  • Попов Степан Иванович
RU2010293C1
Линейный интерполятор 1986
  • Кипоть Виктор Леонидович
  • Корнилов Рустем Анатольевич
SU1416940A1
Цифровой линейный интерполятор 1982
  • Охотин Александр Александрович
  • Новичихин Василий Алексеевич
SU1065825A1
Цифровой линейный интерполятор 1986
  • Стахов Алексей Петрович
  • Романюк Александр Никифорович
  • Петух Анатолий Михайлович
  • Ободник Демьян Тихонович
SU1322233A1
Линейный интерполятор 1989
  • Романюк Александр Никифорович
  • Гринчук Игорь Владимирович
SU1659986A1
Цифровой линейный интерполятор 1986
  • Петух Анатолий Михайлович
  • Ободник Демьян Тихонович
  • Романюк Александр Никифорович
  • Щапов Владимир Николаевич
SU1310779A1
Устройство формирования телевизионного графического изображения 1990
  • Корнышев Николай Петрович
  • Фельдберг Касиель Хаимович
SU1728983A1
Цифровой линейный интерполятор 1989
  • Стахов Алексей Петрович
  • Романюк Александр Никифорович
  • Сенчик Владимир Сергеевич
  • Шебуков Владимир Александрович
  • Сорока Надежда Ивановна
  • Гейвандова Надежда Федоровна
SU1693592A1
Программное задающее устройство 1981
  • Кошкин Владимир Львович
SU991376A1

Иллюстрации к изобретению SU 1 709 269 A1

Реферат патента 1992 года Цифровой линейный интерполятор

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам управления двухкоординатным шаговым приводом в графопостроителях. Цель изобретения - повышение точностипри исключении зависимости погрешности выхода в заданную точку от длины вектора при выбранном коэффициенте деления делителя частоты. Цифровой линейный интерполятор содержит регистр хранения коэффициента деления и буферный регистр констант, первый и второй D-триггеры, с первого по четверт1э1й счетчики импульсов, делитель частоты, генератор импульсов, элемент И, первый и второй элементы ИЛИ, первый, второй и третий формирователи импульсов, первую, вторую и третью информа- ционные шины, вход, управляющий записью, вход начальной установки, управляющий вход "Пуск", управляющий вход коррекции коэффициента деления, выход меньшего приращения, выход "Останов" и выход большего приращения. 4 ил.^

Формула изобретения SU 1 709 269 A1

Фиг. 2

Фиг.З

Документы, цитированные в отчете о поиске Патент 1992 года SU1709269A1

Цифровой линейный интерполятор 1975
  • Плавильщиков Александр Алексеевич
  • Трушин Валентин Михайлович
SU551611A1

SU 1 709 269 A1

Авторы

Агеев Владимир Николаевич

Коренев Евгений Владимирович

Уланов Юрий Алексеевич

Даты

1992-01-30Публикация

1989-11-21Подача